Index of /weather/text_forecasts/txt/
../
FPDL13_DWMZ_070600 07-Nov-2025 13:45:00 5239
FPDL13_DWMZ_080600 08-Nov-2025 11:29:33 3351
SXDL31_DWAV_070800 07-Nov-2025 08:10:37 11630
SXDL31_DWAV_071800 07-Nov-2025 16:30:30 9578
SXDL31_DWAV_080800 08-Nov-2025 08:11:19 5897
SXDL31_DWAV_081800 08-Nov-2025 17:03:14 6072
SXDL31_DWAV_LATEST 08-Nov-2025 17:03:14 6072
SXDL33_DWAV_070000 07-Nov-2025 08:34:48 7772
SXDL33_DWAV_080000 08-Nov-2025 10:36:27 10022
SXDL33_DWAV_LATEST 08-Nov-2025 10:36:27 10022
ber01-FWDL39_DWMS_071230-2511071230-dsw--0-ia5 07-Nov-2025 12:50:32 913
ber01-FWDL39_DWMS_081230-2511081230-dsw--0-ia5 08-Nov-2025 12:00:52 1127
ber01-VHDL13_DWEH_070200-2511070200-dsw--0-ia5 07-Nov-2025 03:28:18 2396
ber01-VHDL13_DWEH_070400-2511070400-dsw--0-ia5 07-Nov-2025 05:58:23 2345
ber01-VHDL13_DWEH_070800-2511070800-dsw--0-ia5 07-Nov-2025 09:28:21 2333
ber01-VHDL13_DWEH_071800-2511071800-dsw--0-ia5 07-Nov-2025 19:28:23 2349
ber01-VHDL13_DWEH_080200-2511080200-dsw--0-ia5 08-Nov-2025 03:28:17 2670
ber01-VHDL13_DWEH_080400-2511080400-dsw--0-ia5 08-Nov-2025 05:58:18 2668
ber01-VHDL13_DWEH_080800-2511080800-dsw--0-ia5 08-Nov-2025 09:28:22 2606
ber01-VHDL13_DWEH_081800-2511081800-dsw--0-ia5 08-Nov-2025 19:28:16 2414
ber01-VHDL13_DWHG_070200-2511070200-dsw--0-ia5 07-Nov-2025 03:30:07 2916
ber01-VHDL13_DWHG_070400-2511070400-dsw--0-ia5 07-Nov-2025 06:00:18 2888
ber01-VHDL13_DWHG_070800-2511070800-dsw--0-ia5 07-Nov-2025 09:30:10 2688
ber01-VHDL13_DWHG_071800-2511071800-dsw--0-ia5 07-Nov-2025 19:30:07 2395
ber01-VHDL13_DWHG_080200-2511080200-dsw--0-ia5 08-Nov-2025 03:30:07 2976
ber01-VHDL13_DWHG_080400-2511080400-dsw--0-ia5 08-Nov-2025 06:00:16 2795
ber01-VHDL13_DWHG_080800-2511080800-dsw--0-ia5 08-Nov-2025 09:30:10 2262
ber01-VHDL13_DWHG_081800-2511081800-dsw--0-ia5 08-Nov-2025 19:30:06 2068
ber01-VHDL13_DWHH_070200-2511070200-dsw--0-ia5 07-Nov-2025 03:30:07 2431
ber01-VHDL13_DWHH_070400-2511070400-dsw--0-ia5 07-Nov-2025 06:00:18 2431
ber01-VHDL13_DWHH_070800-2511070800-dsw--0-ia5 07-Nov-2025 09:30:10 2381
ber01-VHDL13_DWHH_071800-2511071800-dsw--0-ia5 07-Nov-2025 19:30:07 2026
ber01-VHDL13_DWHH_080200-2511080200-dsw--0-ia5 08-Nov-2025 03:30:07 2663
ber01-VHDL13_DWHH_080400-2511080400-dsw--0-ia5 08-Nov-2025 06:00:16 2685
ber01-VHDL13_DWHH_080800-2511080800-dsw--0-ia5 08-Nov-2025 09:30:10 2105
ber01-VHDL13_DWHH_081800-2511081800-dsw--0-ia5 08-Nov-2025 19:30:06 1966
ber01-VHDL13_DWLG_070200-2511070200-dsw--0-ia5 07-Nov-2025 03:30:07 2622
ber01-VHDL13_DWLG_070400-2511070400-dsw--0-ia5 07-Nov-2025 06:00:02 2573
ber01-VHDL13_DWLG_070800-2511070800-dsw--0-ia5 07-Nov-2025 09:30:10 2543
ber01-VHDL13_DWLG_071800-2511071800-dsw--0-ia5 07-Nov-2025 19:30:02 1954
ber01-VHDL13_DWLG_080200-2511080200-dsw--0-ia5 08-Nov-2025 03:30:07 1956
ber01-VHDL13_DWLG_080400-2511080400-dsw--0-ia5 08-Nov-2025 05:59:57 1923
ber01-VHDL13_DWLG_080800-2511080800-dsw--0-ia5 08-Nov-2025 09:30:10 1900
ber01-VHDL13_DWLG_081800-2511081800-dsw--0-ia5 08-Nov-2025 19:30:02 1719
ber01-VHDL13_DWLH_070200-2511070200-dsw--0-ia5 07-Nov-2025 03:30:07 2079
ber01-VHDL13_DWLH_070400-2511070400-dsw--0-ia5 07-Nov-2025 06:00:02 1964
ber01-VHDL13_DWLH_070800-2511070800-dsw--0-ia5 07-Nov-2025 09:30:10 1964
ber01-VHDL13_DWLH_071800-2511071800-dsw--0-ia5 07-Nov-2025 19:30:02 1769
ber01-VHDL13_DWLH_080200-2511080200-dsw--0-ia5 08-Nov-2025 03:30:07 1945
ber01-VHDL13_DWLH_080400-2511080400-dsw--0-ia5 08-Nov-2025 05:59:57 1812
ber01-VHDL13_DWLH_080800-2511080800-dsw--0-ia5 08-Nov-2025 09:30:10 1724
ber01-VHDL13_DWLH_081800-2511081800-dsw--0-ia5 08-Nov-2025 19:30:02 1680
ber01-VHDL13_DWLI_070200-2511070200-dsw--0-ia5 07-Nov-2025 03:30:07 2162
ber01-VHDL13_DWLI_070400-2511070400-dsw--0-ia5 07-Nov-2025 06:00:02 2049
ber01-VHDL13_DWLI_070800-2511070800-dsw--0-ia5 07-Nov-2025 09:30:10 2130
ber01-VHDL13_DWLI_071800-2511071800-dsw--0-ia5 07-Nov-2025 19:30:02 1757
ber01-VHDL13_DWLI_080200-2511080200-dsw--0-ia5 08-Nov-2025 03:30:07 1957
ber01-VHDL13_DWLI_080400-2511080400-dsw--0-ia5 08-Nov-2025 05:59:57 1729
ber01-VHDL13_DWLI_080800-2511080800-dsw--0-ia5 08-Nov-2025 09:30:10 1759
ber01-VHDL13_DWLI_081800-2511081800-dsw--0-ia5 08-Nov-2025 19:30:02 1684
ber01-VHDL13_DWMG_070200-2511070200-dsw--0-ia5 07-Nov-2025 03:30:07 3019
ber01-VHDL13_DWMG_070400-2511070400-dsw--0-ia5 07-Nov-2025 06:00:08 3030
ber01-VHDL13_DWMG_070800-2511070800-dsw--0-ia5 07-Nov-2025 09:30:10 2868
ber01-VHDL13_DWMG_071800-2511071800-dsw--0-ia5 07-Nov-2025 19:30:07 3043
ber01-VHDL13_DWMG_080200-2511080200-dsw--0-ia5 08-Nov-2025 03:30:07 3027
ber01-VHDL13_DWMG_080400-2511080400-dsw--0-ia5 08-Nov-2025 06:00:07 3217
ber01-VHDL13_DWMG_080800-2511080800-dsw--0-ia5 08-Nov-2025 09:30:10 2608
ber01-VHDL13_DWMG_081800-2511081800-dsw--0-ia5 08-Nov-2025 19:30:06 2409
ber01-VHDL13_DWMO_070200-2511070200-dsw--0-ia5 07-Nov-2025 03:30:07 2691
ber01-VHDL13_DWMO_070400-2511070400-dsw--0-ia5 07-Nov-2025 06:00:06 2691
ber01-VHDL13_DWMO_070800-2511070800-dsw--0-ia5 07-Nov-2025 09:30:10 2638
ber01-VHDL13_DWMO_071800-2511071800-dsw--0-ia5 07-Nov-2025 19:30:07 2904
ber01-VHDL13_DWMO_080200-2511080200-dsw--0-ia5 08-Nov-2025 03:30:07 3027
ber01-VHDL13_DWMO_080400-2511080400-dsw--0-ia5 08-Nov-2025 06:00:07 3128
ber01-VHDL13_DWMO_080800-2511080800-dsw--0-ia5 08-Nov-2025 09:30:10 2675
ber01-VHDL13_DWMO_081800-2511081800-dsw--0-ia5 08-Nov-2025 19:30:06 2470
ber01-VHDL13_DWMP_070200-2511070200-dsw--0-ia5 07-Nov-2025 03:30:07 3164
ber01-VHDL13_DWMP_070400-2511070400-dsw--0-ia5 07-Nov-2025 06:00:08 3164
ber01-VHDL13_DWMP_070800-2511070800-dsw--0-ia5 07-Nov-2025 09:30:05 3082
ber01-VHDL13_DWMP_071800-2511071800-dsw--0-ia5 07-Nov-2025 19:30:07 3180
ber01-VHDL13_DWMP_080200-2511080200-dsw--0-ia5 08-Nov-2025 03:30:07 3278
ber01-VHDL13_DWMP_080400-2511080400-dsw--0-ia5 08-Nov-2025 06:00:07 3446
ber01-VHDL13_DWMP_080800-2511080800-dsw--0-ia5 08-Nov-2025 09:30:10 2898
ber01-VHDL13_DWMP_081800-2511081800-dsw--0-ia5 08-Nov-2025 19:30:06 2626
ber01-VHDL13_DWOG_070300-2511070300-dsw--0-ia5 07-Nov-2025 04:00:02 3547
ber01-VHDL13_DWOG_070800-2511070800-dsw--0-ia5 07-Nov-2025 09:30:02 3232
ber01-VHDL13_DWOG_070800_COR-2511070800-dsw--0-ia5 07-Nov-2025 15:55:07 3221
ber01-VHDL13_DWOG_071700-2511071700-dsw--0-ia5 07-Nov-2025 19:00:07 2937
ber01-VHDL13_DWOG_080300-2511080300-dsw--0-ia5 08-Nov-2025 04:00:03 3693
ber01-VHDL13_DWOG_080800-2511080800-dsw--0-ia5 08-Nov-2025 09:30:10 3429
ber01-VHDL13_DWOG_081700-2511081700-dsw--0-ia5 08-Nov-2025 19:00:06 2894
ber01-VHDL13_DWOH_070200-2511070200-dsw--0-ia5 07-Nov-2025 03:28:22 1960
ber01-VHDL13_DWOH_070400-2511070400-dsw--0-ia5 07-Nov-2025 05:58:17 1869
ber01-VHDL13_DWOH_070800-2511070800-dsw--0-ia5 07-Nov-2025 09:28:21 1981
ber01-VHDL13_DWOH_071800-2511071800-dsw--0-ia5 07-Nov-2025 19:28:23 1896
ber01-VHDL13_DWOH_080200-2511080200-dsw--0-ia5 08-Nov-2025 03:28:17 2096
ber01-VHDL13_DWOH_080400-2511080400-dsw--0-ia5 08-Nov-2025 05:58:22 2235
ber01-VHDL13_DWOH_080800-2511080800-dsw--0-ia5 08-Nov-2025 09:28:22 2213
ber01-VHDL13_DWOH_081800-2511081800-dsw--0-ia5 08-Nov-2025 19:28:22 2069
ber01-VHDL13_DWOI_070200-2511070200-dsw--0-ia5 07-Nov-2025 03:28:18 2360
ber01-VHDL13_DWOI_070400-2511070400-dsw--0-ia5 07-Nov-2025 05:58:23 2283
ber01-VHDL13_DWOI_070800-2511070800-dsw--0-ia5 07-Nov-2025 09:28:17 2385
ber01-VHDL13_DWOI_071800-2511071800-dsw--0-ia5 07-Nov-2025 19:28:17 2252
ber01-VHDL13_DWOI_080200-2511080200-dsw--0-ia5 08-Nov-2025 03:28:23 2472
ber01-VHDL13_DWOI_080400-2511080400-dsw--0-ia5 08-Nov-2025 05:58:18 2599
ber01-VHDL13_DWOI_080800-2511080800-dsw--0-ia5 08-Nov-2025 09:28:17 2609
ber01-VHDL13_DWOI_081800-2511081800-dsw--0-ia5 08-Nov-2025 19:28:22 2252
ber01-VHDL13_DWON_062203-2511062203-dsw--0-ia5 06-Nov-2025 22:03:56 3073
ber01-VHDL13_DWON_070112-2511070112-dsw--0-ia5 07-Nov-2025 01:12:12 3341
ber01-VHDL13_DWON_070352-2511070352-dsw--0-ia5 07-Nov-2025 03:52:11 3386
ber01-VHDL13_DWON_070627-2511070627-dsw--0-ia5 07-Nov-2025 06:27:56 2863
ber01-VHDL13_DWON_070708-2511070708-dsw--0-ia5 07-Nov-2025 07:08:41 2953
ber01-VHDL13_DWON_070925-2511070925-dsw--0-ia5 07-Nov-2025 09:25:31 3035
ber01-VHDL13_DWON_071553-2511071553-dsw--0-ia5 07-Nov-2025 15:53:42 2904
ber01-VHDL13_DWON_071630-2511071630-dsw--0-ia5 07-Nov-2025 16:30:02 3137
ber01-VHDL13_DWON_071730-2511071730-dsw--0-ia5 07-Nov-2025 17:31:00 3137
ber01-VHDL13_DWON_072210-2511072210-dsw--0-ia5 07-Nov-2025 22:10:56 3116
ber01-VHDL13_DWON_080057-2511080057-dsw--0-ia5 08-Nov-2025 00:57:31 3292
ber01-VHDL13_DWON_080354-2511080354-dsw--0-ia5 08-Nov-2025 03:54:51 3567
ber01-VHDL13_DWON_080619-2511080619-dsw--0-ia5 08-Nov-2025 06:20:01 3601
ber01-VHDL13_DWON_080701-2511080701-dsw--0-ia5 08-Nov-2025 07:01:27 3492
ber01-VHDL13_DWON_080848-2511080848-dsw--0-ia5 08-Nov-2025 08:48:37 3470
ber01-VHDL13_DWON_080920-2511080920-dsw--0-ia5 08-Nov-2025 09:20:42 3470
ber01-VHDL13_DWON_081255-2511081255-dsw--0-ia5 08-Nov-2025 12:55:52 3471
ber01-VHDL13_DWON_081532-2511081532-dsw--0-ia5 08-Nov-2025 15:32:57 2695
ber01-VHDL13_DWON_081830-2511081830-dsw--0-ia5 08-Nov-2025 18:30:07 2864
ber01-VHDL13_DWON_081953-2511081953-dsw--0-ia5 08-Nov-2025 19:53:41 3007
ber01-VHDL13_DWON_082144-2511082144-dsw--0-ia5 08-Nov-2025 21:44:56 2995
ber01-VHDL13_DWPG_070200-2511070200-dsw--0-ia5 07-Nov-2025 03:30:07 2259
ber01-VHDL13_DWPG_070400-2511070400-dsw--0-ia5 07-Nov-2025 06:00:06 2082
ber01-VHDL13_DWPG_070800-2511070800-dsw--0-ia5 07-Nov-2025 09:30:02 2082
ber01-VHDL13_DWPG_071800-2511071800-dsw--0-ia5 07-Nov-2025 19:30:07 2206
ber01-VHDL13_DWPG_080200-2511080200-dsw--0-ia5 08-Nov-2025 03:30:02 2196
ber01-VHDL13_DWPG_080400-2511080400-dsw--0-ia5 08-Nov-2025 06:00:01 2092
ber01-VHDL13_DWPG_080800-2511080800-dsw--0-ia5 08-Nov-2025 09:30:10 1994
ber01-VHDL13_DWPG_081800-2511081800-dsw--0-ia5 08-Nov-2025 19:30:06 1677
ber01-VHDL13_DWPH_070200-2511070200-dsw--0-ia5 07-Nov-2025 03:30:07 2321
ber01-VHDL13_DWPH_070400-2511070400-dsw--0-ia5 07-Nov-2025 06:00:06 2268
ber01-VHDL13_DWPH_070800-2511070800-dsw--0-ia5 07-Nov-2025 09:30:02 2268
ber01-VHDL13_DWPH_071800-2511071800-dsw--0-ia5 07-Nov-2025 19:30:07 2056
ber01-VHDL13_DWPH_080200-2511080200-dsw--0-ia5 08-Nov-2025 03:30:02 2108
ber01-VHDL13_DWPH_080400-2511080400-dsw--0-ia5 08-Nov-2025 06:00:01 2042
ber01-VHDL13_DWPH_080800-2511080800-dsw--0-ia5 08-Nov-2025 09:30:10 1847
ber01-VHDL13_DWPH_081800-2511081800-dsw--0-ia5 08-Nov-2025 19:30:06 1637
ber01-VHDL13_DWSG_070200-2511070200-dsw--0-ia5 07-Nov-2025 03:30:07 2290
ber01-VHDL13_DWSG_070400-2511070400-dsw--0-ia5 07-Nov-2025 06:00:16 2281
ber01-VHDL13_DWSG_070800-2511070800-dsw--0-ia5 07-Nov-2025 09:30:02 2316
ber01-VHDL13_DWSG_071800-2511071800-dsw--0-ia5 07-Nov-2025 19:30:07 2347
ber01-VHDL13_DWSG_080200-2511080200-dsw--0-ia5 08-Nov-2025 03:30:07 2919
ber01-VHDL13_DWSG_080400-2511080400-dsw--0-ia5 08-Nov-2025 06:00:14 2853
ber01-VHDL13_DWSG_080800-2511080800-dsw--0-ia5 08-Nov-2025 09:30:10 2767
ber01-VHDL13_DWSG_081800-2511081800-dsw--0-ia5 08-Nov-2025 19:30:02 1978
ber01-VHDL17_DWOG_071200-2511071200-dsw--0-ia5 07-Nov-2025 11:54:22 2813
ber01-VHDL17_DWOG_081200-2511081200-dsw--0-ia5 08-Nov-2025 12:51:11 3886
swis2-VHDL20_DWEG_070200-2511070200-dsw--0-ia5 07-Nov-2025 03:45:09 2238
swis2-VHDL20_DWEG_070400-2511070400-dsw--0-ia5 07-Nov-2025 06:15:06 2191
swis2-VHDL20_DWEG_070800-2511070800-dsw--0-ia5 07-Nov-2025 09:45:06 2460
swis2-VHDL20_DWEG_071800-2511071800-dsw--0-ia5 07-Nov-2025 19:45:08 2224
swis2-VHDL20_DWEG_080200-2511080200-dsw--0-ia5 08-Nov-2025 03:45:09 2374
swis2-VHDL20_DWEG_080400-2511080400-dsw--0-ia5 08-Nov-2025 06:15:06 2557
swis2-VHDL20_DWEG_080800-2511080800-dsw--0-ia5 08-Nov-2025 09:45:07 2694
swis2-VHDL20_DWEG_081800-2511081800-dsw--0-ia5 08-Nov-2025 19:45:06 2397
swis2-VHDL20_DWEH_070200-2511070200-dsw--0-ia5 07-Nov-2025 03:45:09 2719
swis2-VHDL20_DWEH_070400-2511070400-dsw--0-ia5 07-Nov-2025 06:15:06 2679
swis2-VHDL20_DWEH_070800-2511070800-dsw--0-ia5 07-Nov-2025 09:45:08 2837
swis2-VHDL20_DWEH_071800-2511071800-dsw--0-ia5 07-Nov-2025 19:45:08 2705
swis2-VHDL20_DWEH_080200-2511080200-dsw--0-ia5 08-Nov-2025 03:45:07 2993
swis2-VHDL20_DWEH_080400-2511080400-dsw--0-ia5 08-Nov-2025 06:15:06 3002
swis2-VHDL20_DWEH_080800-2511080800-dsw--0-ia5 08-Nov-2025 09:45:06 3112
swis2-VHDL20_DWEH_081800-2511081800-dsw--0-ia5 08-Nov-2025 19:45:06 2770
swis2-VHDL20_DWEI_070200-2511070200-dsw--0-ia5 07-Nov-2025 03:45:06 2657
swis2-VHDL20_DWEI_070400-2511070400-dsw--0-ia5 07-Nov-2025 06:15:47 2636
swis2-VHDL20_DWEI_070800-2511070800-dsw--0-ia5 07-Nov-2025 09:45:06 2911
swis2-VHDL20_DWEI_071800-2511071800-dsw--0-ia5 07-Nov-2025 19:45:08 2605
swis2-VHDL20_DWEI_080200-2511080200-dsw--0-ia5 08-Nov-2025 03:45:07 2766
swis2-VHDL20_DWEI_080400-2511080400-dsw--0-ia5 08-Nov-2025 06:15:46 2952
swis2-VHDL20_DWEI_080800-2511080800-dsw--0-ia5 08-Nov-2025 09:45:06 3137
swis2-VHDL20_DWEI_081800-2511081800-dsw--0-ia5 08-Nov-2025 19:45:06 2605
swis2-VHDL20_DWHG_070200-2511070200-dsw--0-ia5 07-Nov-2025 03:45:02 3102
swis2-VHDL20_DWHG_070400-2511070400-dsw--0-ia5 07-Nov-2025 06:00:18 3071
swis2-VHDL20_DWHG_070800-2511070800-dsw--0-ia5 07-Nov-2025 09:45:06 3225
swis2-VHDL20_DWHG_071800-2511071800-dsw--0-ia5 07-Nov-2025 19:45:06 2578
swis2-VHDL20_DWHG_080200-2511080200-dsw--0-ia5 08-Nov-2025 03:45:09 3162
swis2-VHDL20_DWHG_080400-2511080400-dsw--0-ia5 08-Nov-2025 06:00:16 2978
swis2-VHDL20_DWHG_080800-2511080800-dsw--0-ia5 08-Nov-2025 09:45:06 2798
swis2-VHDL20_DWHG_081800-2511081800-dsw--0-ia5 08-Nov-2025 19:45:06 2251
swis2-VHDL20_DWHH_070200-2511070200-dsw--0-ia5 07-Nov-2025 03:45:02 2617
swis2-VHDL20_DWHH_070400-2511070400-dsw--0-ia5 07-Nov-2025 06:00:18 2617
swis2-VHDL20_DWHH_070800-2511070800-dsw--0-ia5 07-Nov-2025 09:45:06 2927
swis2-VHDL20_DWHH_071800-2511071800-dsw--0-ia5 07-Nov-2025 19:45:06 2212
swis2-VHDL20_DWHH_080200-2511080200-dsw--0-ia5 08-Nov-2025 03:45:07 2849
swis2-VHDL20_DWHH_080400-2511080400-dsw--0-ia5 08-Nov-2025 06:00:16 2871
swis2-VHDL20_DWHH_080800-2511080800-dsw--0-ia5 08-Nov-2025 09:45:06 2650
swis2-VHDL20_DWHH_081800-2511081800-dsw--0-ia5 08-Nov-2025 19:45:06 2152
swis2-VHDL20_DWLG_070200-2511070200-dsw--0-ia5 07-Nov-2025 03:45:06 2992
swis2-VHDL20_DWLG_070400-2511070400-dsw--0-ia5 07-Nov-2025 06:00:22 2940
swis2-VHDL20_DWLG_070800-2511070800-dsw--0-ia5 07-Nov-2025 09:45:06 3059
swis2-VHDL20_DWLG_071800-2511071800-dsw--0-ia5 07-Nov-2025 19:45:02 2321
swis2-VHDL20_DWLG_080200-2511080200-dsw--0-ia5 08-Nov-2025 03:45:07 2326
swis2-VHDL20_DWLG_080400-2511080400-dsw--0-ia5 08-Nov-2025 06:00:26 2290
swis2-VHDL20_DWLG_080800-2511080800-dsw--0-ia5 08-Nov-2025 09:45:06 2415
swis2-VHDL20_DWLG_081800-2511081800-dsw--0-ia5 08-Nov-2025 19:45:03 2086
swis2-VHDL20_DWLH_070200-2511070200-dsw--0-ia5 07-Nov-2025 03:45:06 2456
swis2-VHDL20_DWLH_070400-2511070400-dsw--0-ia5 07-Nov-2025 06:00:22 2338
swis2-VHDL20_DWLH_070800-2511070800-dsw--0-ia5 07-Nov-2025 09:45:06 2491
swis2-VHDL20_DWLH_071800-2511071800-dsw--0-ia5 07-Nov-2025 19:45:02 2143
swis2-VHDL20_DWLH_080200-2511080200-dsw--0-ia5 08-Nov-2025 03:45:09 2322
swis2-VHDL20_DWLH_080400-2511080400-dsw--0-ia5 08-Nov-2025 06:00:26 2186
swis2-VHDL20_DWLH_080800-2511080800-dsw--0-ia5 08-Nov-2025 09:45:06 2250
swis2-VHDL20_DWLH_081800-2511081800-dsw--0-ia5 08-Nov-2025 19:45:03 2054
swis2-VHDL20_DWLI_070200-2511070200-dsw--0-ia5 07-Nov-2025 03:45:06 2533
swis2-VHDL20_DWLI_070400-2511070400-dsw--0-ia5 07-Nov-2025 06:00:22 2415
swis2-VHDL20_DWLI_070800-2511070800-dsw--0-ia5 07-Nov-2025 09:45:06 2647
swis2-VHDL20_DWLI_071800-2511071800-dsw--0-ia5 07-Nov-2025 19:45:02 2126
swis2-VHDL20_DWLI_080200-2511080200-dsw--0-ia5 08-Nov-2025 03:45:07 2329
swis2-VHDL20_DWLI_080400-2511080400-dsw--0-ia5 08-Nov-2025 06:00:26 2095
swis2-VHDL20_DWLI_080800-2511080800-dsw--0-ia5 08-Nov-2025 09:45:06 2275
swis2-VHDL20_DWLI_081800-2511081800-dsw--0-ia5 08-Nov-2025 19:45:03 2053
swis2-VHDL20_DWMG_070200-2511070200-dsw--0-ia5 07-Nov-2025 03:45:06 3476
swis2-VHDL20_DWMG_070400-2511070400-dsw--0-ia5 07-Nov-2025 06:15:02 3487
swis2-VHDL20_DWMG_070800-2511070800-dsw--0-ia5 07-Nov-2025 09:45:06 3589
swis2-VHDL20_DWMG_071800-2511071800-dsw--0-ia5 07-Nov-2025 19:45:06 3500
swis2-VHDL20_DWMG_080200-2511080200-dsw--0-ia5 08-Nov-2025 03:45:09 3484
swis2-VHDL20_DWMG_080400-2511080400-dsw--0-ia5 08-Nov-2025 06:15:06 3767
swis2-VHDL20_DWMG_080800-2511080800-dsw--0-ia5 08-Nov-2025 09:45:06 3242
swis2-VHDL20_DWMG_081800-2511081800-dsw--0-ia5 08-Nov-2025 19:45:06 2870
swis2-VHDL20_DWMO_070200-2511070200-dsw--0-ia5 07-Nov-2025 03:45:06 3154
swis2-VHDL20_DWMO_070400-2511070400-dsw--0-ia5 07-Nov-2025 06:15:02 3152
swis2-VHDL20_DWMO_070800-2511070800-dsw--0-ia5 07-Nov-2025 09:45:06 3347
swis2-VHDL20_DWMO_071800-2511071800-dsw--0-ia5 07-Nov-2025 19:45:06 3365
swis2-VHDL20_DWMO_080200-2511080200-dsw--0-ia5 08-Nov-2025 03:45:07 3490
swis2-VHDL20_DWMO_080400-2511080400-dsw--0-ia5 08-Nov-2025 06:15:06 3665
swis2-VHDL20_DWMO_080800-2511080800-dsw--0-ia5 08-Nov-2025 09:45:06 3299
swis2-VHDL20_DWMO_081800-2511081800-dsw--0-ia5 08-Nov-2025 19:45:06 2935
swis2-VHDL20_DWMP_070200-2511070200-dsw--0-ia5 07-Nov-2025 03:45:06 3626
swis2-VHDL20_DWMP_070400-2511070400-dsw--0-ia5 07-Nov-2025 06:15:02 3621
swis2-VHDL20_DWMP_070800-2511070800-dsw--0-ia5 07-Nov-2025 09:45:06 3790
swis2-VHDL20_DWMP_071800-2511071800-dsw--0-ia5 07-Nov-2025 19:45:06 3626
swis2-VHDL20_DWMP_080200-2511080200-dsw--0-ia5 08-Nov-2025 03:45:07 3740
swis2-VHDL20_DWMP_080400-2511080400-dsw--0-ia5 08-Nov-2025 06:15:06 3960
swis2-VHDL20_DWMP_080800-2511080800-dsw--0-ia5 08-Nov-2025 09:45:06 3502
swis2-VHDL20_DWMP_081800-2511081800-dsw--0-ia5 08-Nov-2025 19:45:06 2998
swis2-VHDL20_DWPG_070200-2511070200-dsw--0-ia5 07-Nov-2025 03:45:06 2588
swis2-VHDL20_DWPG_070400-2511070400-dsw--0-ia5 07-Nov-2025 06:00:06 2408
swis2-VHDL20_DWPG_070800-2511070800-dsw--0-ia5 07-Nov-2025 09:45:06 2541
swis2-VHDL20_DWPG_071800-2511071800-dsw--0-ia5 07-Nov-2025 19:45:06 2665
swis2-VHDL20_DWPG_080200-2511080200-dsw--0-ia5 08-Nov-2025 03:45:07 2525
swis2-VHDL20_DWPG_080400-2511080400-dsw--0-ia5 08-Nov-2025 06:00:01 2418
swis2-VHDL20_DWPG_080800-2511080800-dsw--0-ia5 08-Nov-2025 09:45:06 2452
swis2-VHDL20_DWPG_081800-2511081800-dsw--0-ia5 08-Nov-2025 19:45:06 2135
swis2-VHDL20_DWPH_070200-2511070200-dsw--0-ia5 07-Nov-2025 03:45:06 2649
swis2-VHDL20_DWPH_070400-2511070400-dsw--0-ia5 07-Nov-2025 06:00:06 2596
swis2-VHDL20_DWPH_070800-2511070800-dsw--0-ia5 07-Nov-2025 09:45:06 2727
swis2-VHDL20_DWPH_071800-2511071800-dsw--0-ia5 07-Nov-2025 19:45:06 2515
swis2-VHDL20_DWPH_080200-2511080200-dsw--0-ia5 08-Nov-2025 03:45:07 2436
swis2-VHDL20_DWPH_080400-2511080400-dsw--0-ia5 08-Nov-2025 06:00:01 2370
swis2-VHDL20_DWPH_080800-2511080800-dsw--0-ia5 08-Nov-2025 09:45:06 2305
swis2-VHDL20_DWPH_081800-2511081800-dsw--0-ia5 08-Nov-2025 19:45:06 2095
swis2-VHDL20_DWSG_070200-2511070200-dsw--0-ia5 07-Nov-2025 03:45:06 2683
swis2-VHDL20_DWSG_070400-2511070400-dsw--0-ia5 07-Nov-2025 06:15:06 2678
swis2-VHDL20_DWSG_070800-2511070800-dsw--0-ia5 07-Nov-2025 09:45:06 2902
swis2-VHDL20_DWSG_071300-2511071300-dsw--0-ia5 07-Nov-2025 14:45:19 2735
swis2-VHDL20_DWSG_071800-2511071800-dsw--0-ia5 07-Nov-2025 19:45:06 2788
swis2-VHDL20_DWSG_080200-2511080200-dsw--0-ia5 08-Nov-2025 03:45:07 3334
swis2-VHDL20_DWSG_080400-2511080400-dsw--0-ia5 08-Nov-2025 06:15:01 3205
swis2-VHDL20_DWSG_080800-2511080800-dsw--0-ia5 08-Nov-2025 09:45:06 3263
swis2-VHDL20_DWSG_081300-2511081300-dsw--0-ia5 08-Nov-2025 14:45:08 2838
swis2-VHDL20_DWSG_081800-2511081800-dsw--0-ia5 08-Nov-2025 19:45:03 2332
wst04-VHDL20_DWEG_070200-2511070200-omedes--0.pdf 07-Nov-2025 03:45:32 254659
wst04-VHDL20_DWEG_070400-2511070400-omedes--0.pdf 07-Nov-2025 06:15:41 253909
wst04-VHDL20_DWEG_070800-2511070800-omedes--0.pdf 07-Nov-2025 09:45:32 259119
wst04-VHDL20_DWEG_071800-2511071800-omedes--0.pdf 07-Nov-2025 19:45:32 257742
wst04-VHDL20_DWEG_080200-2511080200-omedes--0.pdf 08-Nov-2025 03:48:03 258266
wst04-VHDL20_DWEG_080400-2511080400-omedes--0.pdf 08-Nov-2025 06:15:42 257857
wst04-VHDL20_DWEG_080800-2511080800-omedes--0.pdf 08-Nov-2025 09:45:29 255135
wst04-VHDL20_DWEG_081800-2511081800-omedes--0.pdf 08-Nov-2025 19:45:33 253972
wst04-VHDL20_DWEH_070200-2511070200-omedes--0.pdf 07-Nov-2025 03:45:32 254986
wst04-VHDL20_DWEH_070400-2511070400-omedes--0.pdf 07-Nov-2025 06:15:41 253641
wst04-VHDL20_DWEH_070800-2511070800-omedes--0.pdf 07-Nov-2025 09:45:32 251894
wst04-VHDL20_DWEH_071800-2511071800-omedes--0.pdf 07-Nov-2025 19:45:32 251034
wst04-VHDL20_DWEH_080200-2511080200-omedes--0.pdf 08-Nov-2025 03:48:03 252314
wst04-VHDL20_DWEH_080400-2511080400-omedes--0.pdf 08-Nov-2025 06:15:42 251846
wst04-VHDL20_DWEH_080800-2511080800-omedes--0.pdf 08-Nov-2025 09:45:32 252308
wst04-VHDL20_DWEH_081800-2511081800-omedes--0.pdf 08-Nov-2025 19:45:33 250930
wst04-VHDL20_DWEI_070200-2511070200-omedes--0.pdf 07-Nov-2025 03:45:36 359506
wst04-VHDL20_DWEI_070400-2511070400-omedes--0.pdf 07-Nov-2025 06:15:47 359617
wst04-VHDL20_DWEI_070800-2511070800-omedes--0.pdf 07-Nov-2025 09:45:38 355305
wst04-VHDL20_DWEI_071800-2511071800-omedes--0.pdf 07-Nov-2025 19:45:36 354195
wst04-VHDL20_DWEI_080200-2511080200-omedes--0.pdf 08-Nov-2025 03:48:03 353938
wst04-VHDL20_DWEI_080400-2511080400-omedes--0.pdf 08-Nov-2025 06:15:46 353992
wst04-VHDL20_DWEI_080800-2511080800-omedes--0.pdf 08-Nov-2025 09:45:38 345330
wst04-VHDL20_DWEI_081800-2511081800-omedes--0.pdf 08-Nov-2025 19:45:37 344086
wst04-VHDL20_DWHG_070200-2511070200-omedes--0.pdf 07-Nov-2025 03:45:13 346808
wst04-VHDL20_DWHG_070400-2511070400-omedes--0.pdf 07-Nov-2025 06:00:18 346823
wst04-VHDL20_DWHG_071800-2511071800-omedes--0.pdf 07-Nov-2025 19:45:26 336256
wst04-VHDL20_DWHG_080200-2511080200-omedes--0.pdf 08-Nov-2025 03:48:03 336698
wst04-VHDL20_DWHG_080400-2511080400-omedes--0.pdf 08-Nov-2025 06:00:16 336421
wst04-VHDL20_DWHG_081800-2511081800-omedes--0.pdf 08-Nov-2025 19:45:29 336324
wst04-VHDL20_DWHH_070200-2511070200-omedes--0.pdf 07-Nov-2025 03:45:13 332108
wst04-VHDL20_DWHH_070400-2511070400-omedes--0.pdf 07-Nov-2025 06:00:18 332075
wst04-VHDL20_DWHH_071800-2511071800-omedes--0.pdf 07-Nov-2025 19:45:22 322249
wst04-VHDL20_DWHH_080200-2511080200-omedes--0.pdf 08-Nov-2025 03:48:03 322643
wst04-VHDL20_DWHH_080400-2511080400-omedes--0.pdf 08-Nov-2025 06:00:16 322634
wst04-VHDL20_DWHH_081800-2511081800-omedes--0.pdf 08-Nov-2025 19:45:29 320146
wst04-VHDL20_DWLG_070200-2511070200-omedes--0.pdf 07-Nov-2025 03:40:35 340436
wst04-VHDL20_DWLG_070400-2511070400-omedes--0.pdf 07-Nov-2025 05:59:46 340680
wst04-VHDL20_DWLG_070800-2511070800-omedes--0.pdf 07-Nov-2025 09:40:32 337815
wst04-VHDL20_DWLG_071800-2511071800-omedes--0.pdf 07-Nov-2025 19:40:31 335428
wst04-VHDL20_DWLG_080200-2511080200-omedes--0.pdf 08-Nov-2025 03:40:32 335438
wst04-VHDL20_DWLG_080400-2511080400-omedes--0.pdf 08-Nov-2025 05:59:43 335725
wst04-VHDL20_DWLG_080800-2511080800-omedes--0.pdf 08-Nov-2025 09:40:31 335798
wst04-VHDL20_DWLG_081800-2511081800-omedes--0.pdf 08-Nov-2025 19:40:33 335146
wst04-VHDL20_DWLH_070200-2511070200-omedes--0.pdf 07-Nov-2025 03:40:24 336967
wst04-VHDL20_DWLH_070400-2511070400-omedes--0.pdf 07-Nov-2025 05:59:42 337078
wst04-VHDL20_DWLH_070800-2511070800-omedes--0.pdf 07-Nov-2025 09:40:22 342188
wst04-VHDL20_DWLH_071800-2511071800-omedes--0.pdf 07-Nov-2025 19:40:21 340748
wst04-VHDL20_DWLH_080200-2511080200-omedes--0.pdf 08-Nov-2025 03:40:22 341335
wst04-VHDL20_DWLH_080400-2511080400-omedes--0.pdf 08-Nov-2025 05:59:43 341449
wst04-VHDL20_DWLH_080800-2511080800-omedes--0.pdf 08-Nov-2025 09:40:21 332722
wst04-VHDL20_DWLH_081800-2511081800-omedes--0.pdf 08-Nov-2025 19:40:23 332266
wst04-VHDL20_DWLI_070200-2511070200-omedes--0.pdf 07-Nov-2025 03:40:42 339679
wst04-VHDL20_DWLI_070400-2511070400-omedes--0.pdf 07-Nov-2025 05:59:42 340162
wst04-VHDL20_DWLI_070800-2511070800-omedes--0.pdf 07-Nov-2025 09:40:42 339694
wst04-VHDL20_DWLI_071800-2511071800-omedes--0.pdf 07-Nov-2025 19:40:43 338172
wst04-VHDL20_DWLI_080200-2511080200-omedes--0.pdf 08-Nov-2025 03:40:43 338719
wst04-VHDL20_DWLI_080400-2511080400-omedes--0.pdf 08-Nov-2025 05:59:47 337962
wst04-VHDL20_DWLI_080800-2511080800-omedes--0.pdf 08-Nov-2025 09:40:41 333541
wst04-VHDL20_DWLI_081800-2511081800-omedes--0.pdf 08-Nov-2025 19:40:43 333424
wst04-VHDL20_DWMG_070200-2511070200-omedes--0.pdf 07-Nov-2025 03:45:27 545809
wst04-VHDL20_DWMG_070400-2511070400-omedes--0.pdf 07-Nov-2025 06:15:33 545693
wst04-VHDL20_DWMG_070800-2511070800-omedes--0.pdf 07-Nov-2025 09:45:26 552568
wst04-VHDL20_DWMG_071800-2511071800-omedes--0.pdf 07-Nov-2025 19:45:26 551512
wst04-VHDL20_DWMG_080200-2511080200-omedes--0.pdf 08-Nov-2025 03:48:03 552192
wst04-VHDL20_DWMG_080400-2511080400-omedes--0.pdf 08-Nov-2025 06:15:26 553030
wst04-VHDL20_DWMG_080800-2511080800-omedes--0.pdf 08-Nov-2025 09:45:29 536810
wst04-VHDL20_DWMG_081800-2511081800-omedes--0.pdf 08-Nov-2025 19:45:22 535161
wst04-VHDL20_DWMO_070200-2511070200-omedes--0.pdf 07-Nov-2025 03:45:17 447813
wst04-VHDL20_DWMO_070400-2511070400-omedes--0.pdf 07-Nov-2025 06:15:27 448228
wst04-VHDL20_DWMO_070800-2511070800-omedes--0.pdf 07-Nov-2025 09:45:26 447652
wst04-VHDL20_DWMO_071800-2511071800-omedes--0.pdf 07-Nov-2025 19:45:22 446497
wst04-VHDL20_DWMO_080200-2511080200-omedes--0.pdf 08-Nov-2025 03:48:03 447256
wst04-VHDL20_DWMO_080400-2511080400-omedes--0.pdf 08-Nov-2025 06:15:22 448359
wst04-VHDL20_DWMO_080800-2511080800-omedes--0.pdf 08-Nov-2025 09:45:21 434287
wst04-VHDL20_DWMO_081800-2511081800-omedes--0.pdf 08-Nov-2025 19:45:16 432117
wst04-VHDL20_DWMP_070200-2511070200-omedes--0.pdf 07-Nov-2025 03:45:21 549804
wst04-VHDL20_DWMP_070400-2511070400-omedes--0.pdf 07-Nov-2025 06:15:35 550837
wst04-VHDL20_DWMP_070800-2511070800-omedes--0.pdf 07-Nov-2025 09:45:22 561154
wst04-VHDL20_DWMP_071800-2511071800-omedes--0.pdf 07-Nov-2025 19:45:16 559535
wst04-VHDL20_DWMP_080200-2511080200-omedes--0.pdf 08-Nov-2025 03:48:03 559162
wst04-VHDL20_DWMP_080400-2511080400-omedes--0.pdf 08-Nov-2025 06:15:36 561109
wst04-VHDL20_DWMP_080800-2511080800-omedes--0.pdf 08-Nov-2025 09:45:32 551774
wst04-VHDL20_DWMP_081800-2511081800-omedes--0.pdf 08-Nov-2025 19:45:22 550288
wst04-VHDL20_DWPG_070200-2511070200-omedes--0.pdf 07-Nov-2025 03:45:21 341676
wst04-VHDL20_DWPG_070400-2511070400-omedes--0.pdf 07-Nov-2025 06:00:12 341767
wst04-VHDL20_DWPG_070800-2511070800-omedes--0.pdf 07-Nov-2025 09:45:22 380138
wst04-VHDL20_DWPG_071800-2511071800-omedes--0.pdf 07-Nov-2025 19:45:16 335710
wst04-VHDL20_DWPG_080200-2511080200-omedes--0.pdf 08-Nov-2025 03:48:03 335288
wst04-VHDL20_DWPG_080400-2511080400-omedes--0.pdf 08-Nov-2025 06:00:12 335714
wst04-VHDL20_DWPG_080800-2511080800-omedes--0.pdf 08-Nov-2025 09:45:21 379819
wst04-VHDL20_DWPG_081800-2511081800-omedes--0.pdf 08-Nov-2025 19:45:16 334912
wst04-VHDL20_DWPH_070200-2511070200-omedes--0.pdf 07-Nov-2025 03:45:27 247379
wst04-VHDL20_DWPH_070400-2511070400-omedes--0.pdf 07-Nov-2025 06:00:12 248025
wst04-VHDL20_DWPH_070800-2511070800-omedes--0.pdf 07-Nov-2025 09:45:16 292778
wst04-VHDL20_DWPH_071800-2511071800-omedes--0.pdf 07-Nov-2025 19:45:12 292687
wst04-VHDL20_DWPH_080200-2511080200-omedes--0.pdf 08-Nov-2025 03:48:03 247354
wst04-VHDL20_DWPH_080400-2511080400-omedes--0.pdf 08-Nov-2025 06:00:12 247349
wst04-VHDL20_DWPH_080800-2511080800-omedes--0.pdf 08-Nov-2025 09:45:15 289958
wst04-VHDL20_DWPH_081800-2511081800-omedes--0.pdf 08-Nov-2025 19:45:12 290185
wst04-VHDL20_DWSG_070200-2511070200-omedes--0.pdf 07-Nov-2025 03:45:15 359768
wst04-VHDL20_DWSG_070400-2511070400-omedes--0.pdf 07-Nov-2025 06:15:21 359562
wst04-VHDL20_DWSG_070800-2511070800-omedes--0.pdf 07-Nov-2025 09:45:18 361446
wst04-VHDL20_DWSG_071300-2511071300-omedes--0.pdf 07-Nov-2025 14:45:19 361357
wst04-VHDL20_DWSG_071800-2511071800-omedes--0.pdf 07-Nov-2025 19:45:16 361080
wst04-VHDL20_DWSG_080200-2511080200-omedes--0.pdf 08-Nov-2025 03:48:03 361502
wst04-VHDL20_DWSG_080400-2511080400-omedes--0.pdf 08-Nov-2025 06:15:22 361431
wst04-VHDL20_DWSG_080800-2511080800-omedes--0.pdf 08-Nov-2025 09:45:17 353958
wst04-VHDL20_DWSG_081300-2511081300-omedes--0.pdf 08-Nov-2025 14:45:17 353790
wst04-VHDL20_DWSG_081800-2511081800-omedes--0.pdf 08-Nov-2025 19:45:12 353101