Index of /weather/text_forecasts/txt/
../
FPDL13_DWMZ_040600 04-Nov-2025 13:58:29 4775
FPDL13_DWMZ_050600 05-Nov-2025 14:12:39 2314
SXDL31_DWAV_040800 04-Nov-2025 08:05:38 9202
SXDL31_DWAV_041800 04-Nov-2025 16:09:53 3377
SXDL31_DWAV_050800 05-Nov-2025 08:15:54 5709
SXDL31_DWAV_051800 05-Nov-2025 16:01:40 3665
SXDL31_DWAV_LATEST 05-Nov-2025 16:01:40 3665
SXDL33_DWAV_040000 04-Nov-2025 09:04:52 8735
SXDL33_DWAV_050000 05-Nov-2025 10:35:36 12593
SXDL33_DWAV_LATEST 05-Nov-2025 10:35:36 12593
ber01-FWDL39_DWMS_041230-2511041230-dsw--0-ia5 04-Nov-2025 12:43:47 1275
ber01-FWDL39_DWMS_051230-2511051230-dsw--0-ia5 05-Nov-2025 12:19:36 1406
ber01-VHDL13_DWEH_031800-2511031800-dsw--0-ia5 03-Nov-2025 19:28:23 2028
ber01-VHDL13_DWEH_040200-2511040200-dsw--0-ia5 04-Nov-2025 03:28:16 2086
ber01-VHDL13_DWEH_040400-2511040400-dsw--0-ia5 04-Nov-2025 05:58:23 2314
ber01-VHDL13_DWEH_040800-2511040800-dsw--0-ia5 04-Nov-2025 09:28:23 2414
ber01-VHDL13_DWEH_041800-2511041800-dsw--0-ia5 04-Nov-2025 19:28:22 1999
ber01-VHDL13_DWEH_050200-2511050200-dsw--0-ia5 05-Nov-2025 03:28:17 2224
ber01-VHDL13_DWEH_050400-2511050400-dsw--0-ia5 05-Nov-2025 05:58:22 2335
ber01-VHDL13_DWEH_050800-2511050800-dsw--0-ia5 05-Nov-2025 09:28:22 2618
ber01-VHDL13_DWHG_031800-2511031800-dsw--0-ia5 03-Nov-2025 19:30:07 2394
ber01-VHDL13_DWHG_040200-2511040200-dsw--0-ia5 04-Nov-2025 03:30:06 2385
ber01-VHDL13_DWHG_040400-2511040400-dsw--0-ia5 04-Nov-2025 06:00:12 2301
ber01-VHDL13_DWHG_040800-2511040800-dsw--0-ia5 04-Nov-2025 09:30:09 2272
ber01-VHDL13_DWHG_041800-2511041800-dsw--0-ia5 04-Nov-2025 19:30:06 1875
ber01-VHDL13_DWHG_050200-2511050200-dsw--0-ia5 05-Nov-2025 03:30:06 2096
ber01-VHDL13_DWHG_050400-2511050400-dsw--0-ia5 05-Nov-2025 06:00:22 2096
ber01-VHDL13_DWHG_050800-2511050800-dsw--0-ia5 05-Nov-2025 09:30:06 2373
ber01-VHDL13_DWHH_031800-2511031800-dsw--0-ia5 03-Nov-2025 19:30:08 2039
ber01-VHDL13_DWHH_040200-2511040200-dsw--0-ia5 04-Nov-2025 03:30:06 2141
ber01-VHDL13_DWHH_040400-2511040400-dsw--0-ia5 04-Nov-2025 06:00:12 2128
ber01-VHDL13_DWHH_040800-2511040800-dsw--0-ia5 04-Nov-2025 09:30:09 2221
ber01-VHDL13_DWHH_041800-2511041800-dsw--0-ia5 04-Nov-2025 19:30:06 1876
ber01-VHDL13_DWHH_050200-2511050200-dsw--0-ia5 05-Nov-2025 03:30:06 2012
ber01-VHDL13_DWHH_050400-2511050400-dsw--0-ia5 05-Nov-2025 06:00:22 2012
ber01-VHDL13_DWHH_050800-2511050800-dsw--0-ia5 05-Nov-2025 09:30:08 2040
ber01-VHDL13_DWLG_031800-2511031800-dsw--0-ia5 03-Nov-2025 19:30:07 1939
ber01-VHDL13_DWLG_040200-2511040200-dsw--0-ia5 04-Nov-2025 03:30:01 2243
ber01-VHDL13_DWLG_040400-2511040400-dsw--0-ia5 04-Nov-2025 05:59:56 2424
ber01-VHDL13_DWLG_040800-2511040800-dsw--0-ia5 04-Nov-2025 09:30:03 2405
ber01-VHDL13_DWLG_041800-2511041800-dsw--0-ia5 04-Nov-2025 19:30:06 2239
ber01-VHDL13_DWLG_050200-2511050200-dsw--0-ia5 05-Nov-2025 03:30:02 2379
ber01-VHDL13_DWLG_050400-2511050400-dsw--0-ia5 05-Nov-2025 06:00:02 2248
ber01-VHDL13_DWLG_050800-2511050800-dsw--0-ia5 05-Nov-2025 09:30:07 2431
ber01-VHDL13_DWLH_031800-2511031800-dsw--0-ia5 03-Nov-2025 19:30:07 1926
ber01-VHDL13_DWLH_040200-2511040200-dsw--0-ia5 04-Nov-2025 03:30:01 2188
ber01-VHDL13_DWLH_040400-2511040400-dsw--0-ia5 04-Nov-2025 05:59:56 2426
ber01-VHDL13_DWLH_040800-2511040800-dsw--0-ia5 04-Nov-2025 09:30:03 2396
ber01-VHDL13_DWLH_041800-2511041800-dsw--0-ia5 04-Nov-2025 19:30:06 1898
ber01-VHDL13_DWLH_050200-2511050200-dsw--0-ia5 05-Nov-2025 03:30:02 2237
ber01-VHDL13_DWLH_050400-2511050400-dsw--0-ia5 05-Nov-2025 06:00:02 2125
ber01-VHDL13_DWLH_050800-2511050800-dsw--0-ia5 05-Nov-2025 09:30:06 2138
ber01-VHDL13_DWLI_031800-2511031800-dsw--0-ia5 03-Nov-2025 19:30:08 1987
ber01-VHDL13_DWLI_040200-2511040200-dsw--0-ia5 04-Nov-2025 03:30:01 1978
ber01-VHDL13_DWLI_040400-2511040400-dsw--0-ia5 04-Nov-2025 05:59:56 2296
ber01-VHDL13_DWLI_040800-2511040800-dsw--0-ia5 04-Nov-2025 09:30:03 2288
ber01-VHDL13_DWLI_041800-2511041800-dsw--0-ia5 04-Nov-2025 19:30:06 2019
ber01-VHDL13_DWLI_050200-2511050200-dsw--0-ia5 05-Nov-2025 03:30:02 2265
ber01-VHDL13_DWLI_050400-2511050400-dsw--0-ia5 05-Nov-2025 06:00:02 2113
ber01-VHDL13_DWLI_050800-2511050800-dsw--0-ia5 05-Nov-2025 09:30:06 2140
ber01-VHDL13_DWMG_031800-2511031800-dsw--0-ia5 03-Nov-2025 19:30:07 2689
ber01-VHDL13_DWMG_040200-2511040200-dsw--0-ia5 04-Nov-2025 03:30:06 2963
ber01-VHDL13_DWMG_040400-2511040400-dsw--0-ia5 04-Nov-2025 06:00:06 2926
ber01-VHDL13_DWMG_040800-2511040800-dsw--0-ia5 04-Nov-2025 09:30:09 2730
ber01-VHDL13_DWMG_041800-2511041800-dsw--0-ia5 04-Nov-2025 19:30:06 2433
ber01-VHDL13_DWMG_050200-2511050200-dsw--0-ia5 05-Nov-2025 03:30:06 2762
ber01-VHDL13_DWMG_050400-2511050400-dsw--0-ia5 05-Nov-2025 06:00:06 2845
ber01-VHDL13_DWMG_050800-2511050800-dsw--0-ia5 05-Nov-2025 09:30:06 2875
ber01-VHDL13_DWMO_031800-2511031800-dsw--0-ia5 03-Nov-2025 19:30:08 2625
ber01-VHDL13_DWMO_040200-2511040200-dsw--0-ia5 04-Nov-2025 03:30:06 2947
ber01-VHDL13_DWMO_040400-2511040400-dsw--0-ia5 04-Nov-2025 06:00:06 2947
ber01-VHDL13_DWMO_040800-2511040800-dsw--0-ia5 04-Nov-2025 09:30:09 2627
ber01-VHDL13_DWMO_041800-2511041800-dsw--0-ia5 04-Nov-2025 19:30:06 2332
ber01-VHDL13_DWMO_050200-2511050200-dsw--0-ia5 05-Nov-2025 03:30:06 2532
ber01-VHDL13_DWMO_050400-2511050400-dsw--0-ia5 05-Nov-2025 06:00:06 2541
ber01-VHDL13_DWMO_050800-2511050800-dsw--0-ia5 05-Nov-2025 09:30:06 2515
ber01-VHDL13_DWMP_031800-2511031800-dsw--0-ia5 03-Nov-2025 19:30:08 2483
ber01-VHDL13_DWMP_040200-2511040200-dsw--0-ia5 04-Nov-2025 03:30:06 2723
ber01-VHDL13_DWMP_040400-2511040400-dsw--0-ia5 04-Nov-2025 06:00:06 2723
ber01-VHDL13_DWMP_040800-2511040800-dsw--0-ia5 04-Nov-2025 09:30:09 2791
ber01-VHDL13_DWMP_041800-2511041800-dsw--0-ia5 04-Nov-2025 19:30:06 2591
ber01-VHDL13_DWMP_050200-2511050200-dsw--0-ia5 05-Nov-2025 03:30:06 2979
ber01-VHDL13_DWMP_050400-2511050400-dsw--0-ia5 05-Nov-2025 06:00:06 3060
ber01-VHDL13_DWMP_050800-2511050800-dsw--0-ia5 05-Nov-2025 09:30:06 3011
ber01-VHDL13_DWOG_040300-2511040300-dsw--0-ia5 04-Nov-2025 04:00:03 3496
ber01-VHDL13_DWOG_040800-2511040800-dsw--0-ia5 04-Nov-2025 09:30:01 3714
ber01-VHDL13_DWOG_041700-2511041700-dsw--0-ia5 04-Nov-2025 19:00:06 3335
ber01-VHDL13_DWOG_050300-2511050300-dsw--0-ia5 05-Nov-2025 04:00:07 3805
ber01-VHDL13_DWOG_050800-2511050800-dsw--0-ia5 05-Nov-2025 09:30:06 3477
ber01-VHDL13_DWOG_050800_COR-2511050800-dsw--0-ia5 05-Nov-2025 12:13:31 3420
ber01-VHDL13_DWOG_051700-2511051700-dsw--0-ia5 05-Nov-2025 19:00:07 3201
ber01-VHDL13_DWOH_031800-2511031800-dsw--0-ia5 03-Nov-2025 19:28:23 2205
ber01-VHDL13_DWOH_040200-2511040200-dsw--0-ia5 04-Nov-2025 03:28:16 2147
ber01-VHDL13_DWOH_040400-2511040400-dsw--0-ia5 04-Nov-2025 05:58:17 2268
ber01-VHDL13_DWOH_040800-2511040800-dsw--0-ia5 04-Nov-2025 09:28:23 2328
ber01-VHDL13_DWOH_041800-2511041800-dsw--0-ia5 04-Nov-2025 19:28:22 2204
ber01-VHDL13_DWOH_041800_COR-2511041800-dsw--0-ia5 04-Nov-2025 20:30:18 2285
ber01-VHDL13_DWOH_050200-2511050200-dsw--0-ia5 05-Nov-2025 03:28:21 2361
ber01-VHDL13_DWOH_050400-2511050400-dsw--0-ia5 05-Nov-2025 05:58:17 2306
ber01-VHDL13_DWOH_050800-2511050800-dsw--0-ia5 05-Nov-2025 09:28:22 2374
ber01-VHDL13_DWOI_031800-2511031800-dsw--0-ia5 03-Nov-2025 19:28:13 2214
ber01-VHDL13_DWOI_040200-2511040200-dsw--0-ia5 04-Nov-2025 03:28:22 2173
ber01-VHDL13_DWOI_040400-2511040400-dsw--0-ia5 04-Nov-2025 05:58:23 2291
ber01-VHDL13_DWOI_040800-2511040800-dsw--0-ia5 04-Nov-2025 09:28:16 2366
ber01-VHDL13_DWOI_041800-2511041800-dsw--0-ia5 04-Nov-2025 19:28:12 2109
ber01-VHDL13_DWOI_041800_COR-2511041800-dsw--0-ia5 04-Nov-2025 20:30:46 2195
ber01-VHDL13_DWOI_050200-2511050200-dsw--0-ia5 05-Nov-2025 03:28:17 2291
ber01-VHDL13_DWOI_050400-2511050400-dsw--0-ia5 05-Nov-2025 05:58:22 2329
ber01-VHDL13_DWOI_050800-2511050800-dsw--0-ia5 05-Nov-2025 09:28:17 2315
ber01-VHDL13_DWON_040229-2511040229-dsw--0-ia5 04-Nov-2025 02:29:56 3146
ber01-VHDL13_DWON_040249-2511040249-dsw--0-ia5 04-Nov-2025 02:49:57 3144
ber01-VHDL13_DWON_040356-2511040356-dsw--0-ia5 04-Nov-2025 03:56:21 3144
ber01-VHDL13_DWON_040622-2511040622-dsw--0-ia5 04-Nov-2025 06:22:17 3318
ber01-VHDL13_DWON_040718-2511040718-dsw--0-ia5 04-Nov-2025 07:18:40 3661
ber01-VHDL13_DWON_040910-2511040910-dsw--0-ia5 04-Nov-2025 09:10:42 3661
ber01-VHDL13_DWON_040956-2511040956-dsw--0-ia5 04-Nov-2025 09:56:21 3661
ber01-VHDL13_DWON_041537-2511041537-dsw--0-ia5 04-Nov-2025 15:37:11 3177
ber01-VHDL13_DWON_041739-2511041739-dsw--0-ia5 04-Nov-2025 17:39:42 3148
ber01-VHDL13_DWON_041741-2511041741-dsw--0-ia5 04-Nov-2025 17:41:41 3148
ber01-VHDL13_DWON_042056-2511042056-dsw--0-ia5 04-Nov-2025 20:56:21 3143
ber01-VHDL13_DWON_042336-2511042336-dsw--0-ia5 04-Nov-2025 23:36:16 3497
ber01-VHDL13_DWON_050116-2511050116-dsw--0-ia5 05-Nov-2025 01:16:37 3497
ber01-VHDL13_DWON_050629-2511050629-dsw--0-ia5 05-Nov-2025 06:30:02 3705
ber01-VHDL13_DWON_050657-2511050657-dsw--0-ia5 05-Nov-2025 06:57:21 3484
ber01-VHDL13_DWON_050739-2511050739-dsw--0-ia5 05-Nov-2025 07:39:24 3516
ber01-VHDL13_DWON_051212-2511051212-dsw--0-ia5 05-Nov-2025 12:13:01 3540
ber01-VHDL13_DWON_051213-2511051213-dsw--0-ia5 05-Nov-2025 12:13:51 3540
ber01-VHDL13_DWON_051555-2511051555-dsw--0-ia5 05-Nov-2025 15:55:12 3234
ber01-VHDL13_DWON_051556-2511051556-dsw--0-ia5 05-Nov-2025 15:56:07 3234
ber01-VHDL13_DWON_051742-2511051742-dsw--0-ia5 05-Nov-2025 17:43:01 3250
ber01-VHDL13_DWON_051852-2511051852-dsw--0-ia5 05-Nov-2025 18:52:47 3250
ber01-VHDL13_DWPG_031800-2511031800-dsw--0-ia5 03-Nov-2025 19:30:08 1637
ber01-VHDL13_DWPG_040200-2511040200-dsw--0-ia5 04-Nov-2025 03:30:06 1922
ber01-VHDL13_DWPG_040400-2511040400-dsw--0-ia5 04-Nov-2025 06:00:06 2011
ber01-VHDL13_DWPG_040800-2511040800-dsw--0-ia5 04-Nov-2025 09:30:09 2103
ber01-VHDL13_DWPG_041800-2511041800-dsw--0-ia5 04-Nov-2025 19:30:06 1763
ber01-VHDL13_DWPG_050200-2511050200-dsw--0-ia5 05-Nov-2025 03:30:02 1967
ber01-VHDL13_DWPG_050400-2511050400-dsw--0-ia5 05-Nov-2025 06:00:02 1808
ber01-VHDL13_DWPG_050800-2511050800-dsw--0-ia5 05-Nov-2025 09:30:06 1807
ber01-VHDL13_DWPH_031800-2511031800-dsw--0-ia5 03-Nov-2025 19:30:08 1596
ber01-VHDL13_DWPH_040200-2511040200-dsw--0-ia5 04-Nov-2025 03:30:06 1784
ber01-VHDL13_DWPH_040400-2511040400-dsw--0-ia5 04-Nov-2025 06:00:06 1864
ber01-VHDL13_DWPH_040800-2511040800-dsw--0-ia5 04-Nov-2025 09:30:09 1892
ber01-VHDL13_DWPH_041800-2511041800-dsw--0-ia5 04-Nov-2025 19:30:06 1563
ber01-VHDL13_DWPH_050200-2511050200-dsw--0-ia5 05-Nov-2025 03:30:02 1804
ber01-VHDL13_DWPH_050400-2511050400-dsw--0-ia5 05-Nov-2025 06:00:02 1723
ber01-VHDL13_DWPH_050800-2511050800-dsw--0-ia5 05-Nov-2025 09:30:06 1723
ber01-VHDL13_DWSG_031800-2511031800-dsw--0-ia5 03-Nov-2025 19:30:08 2212
ber01-VHDL13_DWSG_040200-2511040200-dsw--0-ia5 04-Nov-2025 03:30:06 2454
ber01-VHDL13_DWSG_040400-2511040400-dsw--0-ia5 04-Nov-2025 06:00:12 2495
ber01-VHDL13_DWSG_040800-2511040800-dsw--0-ia5 04-Nov-2025 09:30:09 2414
ber01-VHDL13_DWSG_041800-2511041800-dsw--0-ia5 04-Nov-2025 19:30:06 2326
ber01-VHDL13_DWSG_050200-2511050200-dsw--0-ia5 05-Nov-2025 03:30:02 2325
ber01-VHDL13_DWSG_050400-2511050400-dsw--0-ia5 05-Nov-2025 06:00:18 2371
ber01-VHDL13_DWSG_050800-2511050800-dsw--0-ia5 05-Nov-2025 09:30:06 2492
ber01-VHDL17_DWOG_041200-2511041200-dsw--0-ia5 04-Nov-2025 10:46:02 2642
ber01-VHDL17_DWOG_051200-2511051200-dsw--0-ia5 05-Nov-2025 12:25:26 2051
swis2-VHDL20_DWEG_031800-2511031800-dsw--0-ia5 03-Nov-2025 19:45:08 2535
swis2-VHDL20_DWEG_040200-2511040200-dsw--0-ia5 04-Nov-2025 03:45:07 2427
swis2-VHDL20_DWEG_040400-2511040400-dsw--0-ia5 04-Nov-2025 06:15:07 2591
swis2-VHDL20_DWEG_040800-2511040800-dsw--0-ia5 04-Nov-2025 09:45:08 2814
swis2-VHDL20_DWEG_041800-2511041800-dsw--0-ia5 04-Nov-2025 19:45:06 2533
swis2-VHDL20_DWEG_041800_COR-2511041800-dsw--0-ia5 04-Nov-2025 20:33:16 2614
swis2-VHDL20_DWEG_050200-2511050200-dsw--0-ia5 05-Nov-2025 03:45:09 2640
swis2-VHDL20_DWEG_050400-2511050400-dsw--0-ia5 05-Nov-2025 06:15:10 2679
swis2-VHDL20_DWEG_050800-2511050800-dsw--0-ia5 05-Nov-2025 09:45:07 2983
swis2-VHDL20_DWEH_031800-2511031800-dsw--0-ia5 03-Nov-2025 19:45:08 2387
swis2-VHDL20_DWEH_040200-2511040200-dsw--0-ia5 04-Nov-2025 03:45:07 2411
swis2-VHDL20_DWEH_040400-2511040400-dsw--0-ia5 04-Nov-2025 06:15:07 2649
swis2-VHDL20_DWEH_040800-2511040800-dsw--0-ia5 04-Nov-2025 09:45:06 2925
swis2-VHDL20_DWEH_041800-2511041800-dsw--0-ia5 04-Nov-2025 19:45:06 2357
swis2-VHDL20_DWEH_050200-2511050200-dsw--0-ia5 05-Nov-2025 03:45:10 2548
swis2-VHDL20_DWEH_050400-2511050400-dsw--0-ia5 05-Nov-2025 06:15:10 2676
swis2-VHDL20_DWEH_050800-2511050800-dsw--0-ia5 05-Nov-2025 09:45:07 3199
swis2-VHDL20_DWEI_031800-2511031800-dsw--0-ia5 03-Nov-2025 19:45:08 2569
swis2-VHDL20_DWEI_040200-2511040200-dsw--0-ia5 04-Nov-2025 03:45:07 2468
swis2-VHDL20_DWEI_040400-2511040400-dsw--0-ia5 04-Nov-2025 06:15:47 2645
swis2-VHDL20_DWEI_040800-2511040800-dsw--0-ia5 04-Nov-2025 09:45:06 2899
swis2-VHDL20_DWEI_041800-2511041800-dsw--0-ia5 04-Nov-2025 20:33:42 2545
swis2-VHDL20_DWEI_041800_COR-2511041800-dsw--0-ia5 04-Nov-2025 20:33:52 2549
swis2-VHDL20_DWEI_050200-2511050200-dsw--0-ia5 05-Nov-2025 03:45:09 2585
swis2-VHDL20_DWEI_050400-2511050400-dsw--0-ia5 05-Nov-2025 06:15:46 2733
swis2-VHDL20_DWEI_050800-2511050800-dsw--0-ia5 05-Nov-2025 09:45:07 2970
swis2-VHDL20_DWHG_031800-2511031800-dsw--0-ia5 03-Nov-2025 19:45:06 2577
swis2-VHDL20_DWHG_040200-2511040200-dsw--0-ia5 04-Nov-2025 03:45:07 2571
swis2-VHDL20_DWHG_040400-2511040400-dsw--0-ia5 04-Nov-2025 06:00:12 2484
swis2-VHDL20_DWHG_040800-2511040800-dsw--0-ia5 04-Nov-2025 09:45:06 2810
swis2-VHDL20_DWHG_040800_COR-2511040800-dsw--0-ia5 04-Nov-2025 10:03:17 2814
swis2-VHDL20_DWHG_041800-2511041800-dsw--0-ia5 04-Nov-2025 19:45:06 2058
swis2-VHDL20_DWHG_050200-2511050200-dsw--0-ia5 05-Nov-2025 03:45:09 2282
swis2-VHDL20_DWHG_050400-2511050400-dsw--0-ia5 05-Nov-2025 06:00:22 2279
swis2-VHDL20_DWHG_050800-2511050800-dsw--0-ia5 05-Nov-2025 09:45:07 2936
swis2-VHDL20_DWHH_031800-2511031800-dsw--0-ia5 03-Nov-2025 19:45:06 2225
swis2-VHDL20_DWHH_040200-2511040200-dsw--0-ia5 04-Nov-2025 03:45:05 2327
swis2-VHDL20_DWHH_040400-2511040400-dsw--0-ia5 04-Nov-2025 06:00:12 2314
swis2-VHDL20_DWHH_040800-2511040800-dsw--0-ia5 04-Nov-2025 09:45:06 2767
swis2-VHDL20_DWHH_041800-2511041800-dsw--0-ia5 04-Nov-2025 19:45:06 2062
swis2-VHDL20_DWHH_050200-2511050200-dsw--0-ia5 05-Nov-2025 03:45:09 2198
swis2-VHDL20_DWHH_050400-2511050400-dsw--0-ia5 05-Nov-2025 06:00:22 2198
swis2-VHDL20_DWHH_050800-2511050800-dsw--0-ia5 05-Nov-2025 09:45:07 2586
swis2-VHDL20_DWLG_031800-2511031800-dsw--0-ia5 03-Nov-2025 19:45:04 2305
swis2-VHDL20_DWLG_040200-2511040200-dsw--0-ia5 04-Nov-2025 03:45:05 2612
swis2-VHDL20_DWLG_040400-2511040400-dsw--0-ia5 04-Nov-2025 06:00:26 2792
swis2-VHDL20_DWLG_040800-2511040800-dsw--0-ia5 04-Nov-2025 09:45:02 2926
swis2-VHDL20_DWLG_041800-2511041800-dsw--0-ia5 04-Nov-2025 19:45:06 2607
swis2-VHDL20_DWLG_050200-2511050200-dsw--0-ia5 05-Nov-2025 03:45:09 2750
swis2-VHDL20_DWLG_050400-2511050400-dsw--0-ia5 05-Nov-2025 06:00:28 2619
swis2-VHDL20_DWLG_050800-2511050800-dsw--0-ia5 05-Nov-2025 09:45:03 2951
swis2-VHDL20_DWLH_031800-2511031800-dsw--0-ia5 03-Nov-2025 19:45:04 2300
swis2-VHDL20_DWLH_040200-2511040200-dsw--0-ia5 04-Nov-2025 03:45:05 2565
swis2-VHDL20_DWLH_040400-2511040400-dsw--0-ia5 04-Nov-2025 06:00:26 2801
swis2-VHDL20_DWLH_040800-2511040800-dsw--0-ia5 04-Nov-2025 09:45:02 2928
swis2-VHDL20_DWLH_041800-2511041800-dsw--0-ia5 04-Nov-2025 19:45:06 2273
swis2-VHDL20_DWLH_050200-2511050200-dsw--0-ia5 05-Nov-2025 03:45:09 2615
swis2-VHDL20_DWLH_050400-2511050400-dsw--0-ia5 05-Nov-2025 06:00:28 2503
swis2-VHDL20_DWLH_050800-2511050800-dsw--0-ia5 05-Nov-2025 09:45:03 2669
swis2-VHDL20_DWLI_031800-2511031800-dsw--0-ia5 03-Nov-2025 19:45:04 2356
swis2-VHDL20_DWLI_040200-2511040200-dsw--0-ia5 04-Nov-2025 03:45:05 2350
swis2-VHDL20_DWLI_040400-2511040400-dsw--0-ia5 04-Nov-2025 06:00:26 2663
swis2-VHDL20_DWLI_040800-2511040800-dsw--0-ia5 04-Nov-2025 09:45:02 2810
swis2-VHDL20_DWLI_041800-2511041800-dsw--0-ia5 04-Nov-2025 19:45:06 2389
swis2-VHDL20_DWLI_050200-2511050200-dsw--0-ia5 05-Nov-2025 03:45:09 2638
swis2-VHDL20_DWLI_050400-2511050400-dsw--0-ia5 05-Nov-2025 06:00:28 2483
swis2-VHDL20_DWLI_050800-2511050800-dsw--0-ia5 05-Nov-2025 09:45:03 2661
swis2-VHDL20_DWMG_031800-2511031800-dsw--0-ia5 03-Nov-2025 19:45:06 3061
swis2-VHDL20_DWMG_040200-2511040200-dsw--0-ia5 04-Nov-2025 03:45:07 3291
swis2-VHDL20_DWMG_040400-2511040400-dsw--0-ia5 04-Nov-2025 06:15:07 3298
swis2-VHDL20_DWMG_040800-2511040800-dsw--0-ia5 04-Nov-2025 09:45:06 3390
swis2-VHDL20_DWMG_041800-2511041800-dsw--0-ia5 04-Nov-2025 19:45:06 2847
swis2-VHDL20_DWMG_050200-2511050200-dsw--0-ia5 05-Nov-2025 03:45:09 3174
swis2-VHDL20_DWMG_050400-2511050400-dsw--0-ia5 05-Nov-2025 06:15:10 3261
swis2-VHDL20_DWMG_050800-2511050800-dsw--0-ia5 05-Nov-2025 09:45:07 3493
swis2-VHDL20_DWMO_031800-2511031800-dsw--0-ia5 03-Nov-2025 19:45:06 3003
swis2-VHDL20_DWMO_040200-2511040200-dsw--0-ia5 04-Nov-2025 03:45:07 3324
swis2-VHDL20_DWMO_040400-2511040400-dsw--0-ia5 04-Nov-2025 06:15:07 3325
swis2-VHDL20_DWMO_040800-2511040800-dsw--0-ia5 04-Nov-2025 09:45:06 3273
swis2-VHDL20_DWMO_041800-2511041800-dsw--0-ia5 04-Nov-2025 19:45:06 2750
swis2-VHDL20_DWMO_050200-2511050200-dsw--0-ia5 05-Nov-2025 03:45:10 2953
swis2-VHDL20_DWMO_050400-2511050400-dsw--0-ia5 05-Nov-2025 06:15:10 2964
swis2-VHDL20_DWMO_050800-2511050800-dsw--0-ia5 05-Nov-2025 09:45:07 3141
swis2-VHDL20_DWMP_031800-2511031800-dsw--0-ia5 03-Nov-2025 19:45:06 2854
swis2-VHDL20_DWMP_040200-2511040200-dsw--0-ia5 04-Nov-2025 03:45:07 3100
swis2-VHDL20_DWMP_040400-2511040400-dsw--0-ia5 04-Nov-2025 06:15:07 3098
swis2-VHDL20_DWMP_040800-2511040800-dsw--0-ia5 04-Nov-2025 09:45:06 3459
swis2-VHDL20_DWMP_041800-2511041800-dsw--0-ia5 04-Nov-2025 19:45:06 2997
swis2-VHDL20_DWMP_050200-2511050200-dsw--0-ia5 05-Nov-2025 03:45:10 3399
swis2-VHDL20_DWMP_050400-2511050400-dsw--0-ia5 05-Nov-2025 06:15:10 3479
swis2-VHDL20_DWMP_050800-2511050800-dsw--0-ia5 05-Nov-2025 09:45:07 3638
swis2-VHDL20_DWPG_031800-2511031800-dsw--0-ia5 03-Nov-2025 19:45:06 2098
swis2-VHDL20_DWPG_040200-2511040200-dsw--0-ia5 04-Nov-2025 03:45:07 2252
swis2-VHDL20_DWPG_040400-2511040400-dsw--0-ia5 04-Nov-2025 06:00:06 2338
swis2-VHDL20_DWPG_040800-2511040800-dsw--0-ia5 04-Nov-2025 09:45:06 2567
swis2-VHDL20_DWPG_041800-2511041800-dsw--0-ia5 04-Nov-2025 19:45:06 2227
swis2-VHDL20_DWPG_050200-2511050200-dsw--0-ia5 05-Nov-2025 03:45:09 2297
swis2-VHDL20_DWPG_050400-2511050400-dsw--0-ia5 05-Nov-2025 06:00:02 2138
swis2-VHDL20_DWPG_050800-2511050800-dsw--0-ia5 05-Nov-2025 09:45:07 2270
swis2-VHDL20_DWPH_031800-2511031800-dsw--0-ia5 03-Nov-2025 19:45:06 2057
swis2-VHDL20_DWPH_040200-2511040200-dsw--0-ia5 04-Nov-2025 03:45:07 2113
swis2-VHDL20_DWPH_040400-2511040400-dsw--0-ia5 04-Nov-2025 06:00:06 2193
swis2-VHDL20_DWPH_040800-2511040800-dsw--0-ia5 04-Nov-2025 09:45:06 2359
swis2-VHDL20_DWPH_041800-2511041800-dsw--0-ia5 04-Nov-2025 19:45:06 2030
swis2-VHDL20_DWPH_050200-2511050200-dsw--0-ia5 05-Nov-2025 03:45:09 2133
swis2-VHDL20_DWPH_050400-2511050400-dsw--0-ia5 05-Nov-2025 06:00:02 2058
swis2-VHDL20_DWPH_050800-2511050800-dsw--0-ia5 05-Nov-2025 09:45:07 2189
swis2-VHDL20_DWSG_031800-2511031800-dsw--0-ia5 03-Nov-2025 19:45:04 2570
swis2-VHDL20_DWSG_040200-2511040200-dsw--0-ia5 04-Nov-2025 03:45:07 2802
swis2-VHDL20_DWSG_040400-2511040400-dsw--0-ia5 04-Nov-2025 06:15:07 2851
swis2-VHDL20_DWSG_040800-2511040800-dsw--0-ia5 04-Nov-2025 09:45:02 2920
swis2-VHDL20_DWSG_041300-2511041300-dsw--0-ia5 04-Nov-2025 14:45:22 2855
swis2-VHDL20_DWSG_041800-2511041800-dsw--0-ia5 04-Nov-2025 19:45:02 2684
swis2-VHDL20_DWSG_050200-2511050200-dsw--0-ia5 05-Nov-2025 03:45:09 2673
swis2-VHDL20_DWSG_050400-2511050400-dsw--0-ia5 05-Nov-2025 06:15:10 2729
swis2-VHDL20_DWSG_050800-2511050800-dsw--0-ia5 05-Nov-2025 09:45:03 2997
swis2-VHDL20_DWSG_051300-2511051300-dsw--0-ia5 05-Nov-2025 14:45:06 2762
wst04-VHDL20_DWEG_031800-2511031800-omedes--0.pdf 03-Nov-2025 19:45:31 258360
wst04-VHDL20_DWEG_040200-2511040200-omedes--0.pdf 04-Nov-2025 03:45:31 258934
wst04-VHDL20_DWEG_040400-2511040400-omedes--0.pdf 04-Nov-2025 06:15:41 258086
wst04-VHDL20_DWEG_040800-2511040800-omedes--0.pdf 04-Nov-2025 09:45:33 258955
wst04-VHDL20_DWEG_041800-2511041800-omedes--0.pdf 04-Nov-2025 19:45:32 255074
wst04-VHDL20_DWEG_041800_COR-2511041800-omedes-..> 04-Nov-2025 21:10:12 248923
wst04-VHDL20_DWEG_050200-2511050200-omedes--0.pdf 05-Nov-2025 03:45:32 255656
wst04-VHDL20_DWEG_050400-2511050400-omedes--0.pdf 05-Nov-2025 06:15:38 255169
wst04-VHDL20_DWEG_050800-2511050800-omedes--0.pdf 05-Nov-2025 09:45:31 256781
wst04-VHDL20_DWEH_031800-2511031800-omedes--0.pdf 03-Nov-2025 19:45:31 253728
wst04-VHDL20_DWEH_040200-2511040200-omedes--0.pdf 04-Nov-2025 03:45:31 254299
wst04-VHDL20_DWEH_040400-2511040400-omedes--0.pdf 04-Nov-2025 06:15:41 253480
wst04-VHDL20_DWEH_040800-2511040800-omedes--0.pdf 04-Nov-2025 09:45:33 254097
wst04-VHDL20_DWEH_041800-2511041800-omedes--0.pdf 04-Nov-2025 19:45:32 250697
wst04-VHDL20_DWEH_050200-2511050200-omedes--0.pdf 05-Nov-2025 03:45:32 251935
wst04-VHDL20_DWEH_050400-2511050400-omedes--0.pdf 05-Nov-2025 06:15:42 252084
wst04-VHDL20_DWEH_050800-2511050800-omedes--0.pdf 05-Nov-2025 09:45:33 253785
wst04-VHDL20_DWEI_031800-2511031800-omedes--0.pdf 03-Nov-2025 19:45:37 359162
wst04-VHDL20_DWEI_040200-2511040200-omedes--0.pdf 04-Nov-2025 03:45:37 359250
wst04-VHDL20_DWEI_040400-2511040400-omedes--0.pdf 04-Nov-2025 06:15:47 359361
wst04-VHDL20_DWEI_040800-2511040800-omedes--0.pdf 04-Nov-2025 09:45:42 359291
wst04-VHDL20_DWEI_041800-2511041800-omedes--0.pdf 04-Nov-2025 19:45:36 353320
wst04-VHDL20_DWEI_041800_COR-2511041800-omedes-..> 04-Nov-2025 21:11:01 353402
wst04-VHDL20_DWEI_050200-2511050200-omedes--0.pdf 05-Nov-2025 03:45:38 353762
wst04-VHDL20_DWEI_050400-2511050400-omedes--0.pdf 05-Nov-2025 06:15:42 353795
wst04-VHDL20_DWEI_050800-2511050800-omedes--0.pdf 05-Nov-2025 09:45:37 354456
wst04-VHDL20_DWHG_031800-2511031800-omedes--0.pdf 03-Nov-2025 19:45:27 340768
wst04-VHDL20_DWHG_040200-2511040200-omedes--0.pdf 04-Nov-2025 03:45:11 340829
wst04-VHDL20_DWHG_040400-2511040400-omedes--0.pdf 04-Nov-2025 06:00:18 340620
wst04-VHDL20_DWHG_041800-2511041800-omedes--0.pdf 04-Nov-2025 19:45:22 338903
wst04-VHDL20_DWHG_050200-2511050200-omedes--0.pdf 05-Nov-2025 03:45:16 339186
wst04-VHDL20_DWHG_050400-2511050400-omedes--0.pdf 05-Nov-2025 06:00:16 339181
wst04-VHDL20_DWHH_031800-2511031800-omedes--0.pdf 03-Nov-2025 19:45:27 330256
wst04-VHDL20_DWHH_040200-2511040200-omedes--0.pdf 04-Nov-2025 03:45:11 330423
wst04-VHDL20_DWHH_040400-2511040400-omedes--0.pdf 04-Nov-2025 06:00:16 330006
wst04-VHDL20_DWHH_041800-2511041800-omedes--0.pdf 04-Nov-2025 19:45:22 323497
wst04-VHDL20_DWHH_050200-2511050200-omedes--0.pdf 05-Nov-2025 03:45:12 322603
wst04-VHDL20_DWHH_050400-2511050400-omedes--0.pdf 05-Nov-2025 06:00:16 322546
wst04-VHDL20_DWLG_031800-2511031800-omedes--0.pdf 03-Nov-2025 19:40:31 341922
wst04-VHDL20_DWLG_040200-2511040200-omedes--0.pdf 04-Nov-2025 03:40:31 342192
wst04-VHDL20_DWLG_040400-2511040400-omedes--0.pdf 04-Nov-2025 05:59:46 342829
wst04-VHDL20_DWLG_040800-2511040800-omedes--0.pdf 04-Nov-2025 09:40:39 342808
wst04-VHDL20_DWLG_041800-2511041800-omedes--0.pdf 04-Nov-2025 19:40:31 328870
wst04-VHDL20_DWLG_050200-2511050200-omedes--0.pdf 05-Nov-2025 03:40:31 328454
wst04-VHDL20_DWLG_050400-2511050400-omedes--0.pdf 05-Nov-2025 05:59:42 329266
wst04-VHDL20_DWLG_050800-2511050800-omedes--0.pdf 05-Nov-2025 09:40:32 329347
wst04-VHDL20_DWLH_031800-2511031800-omedes--0.pdf 03-Nov-2025 19:40:21 333974
wst04-VHDL20_DWLH_040200-2511040200-omedes--0.pdf 04-Nov-2025 03:40:22 334272
wst04-VHDL20_DWLH_040400-2511040400-omedes--0.pdf 04-Nov-2025 05:59:42 335025
wst04-VHDL20_DWLH_040800-2511040800-omedes--0.pdf 04-Nov-2025 09:40:22 335348
wst04-VHDL20_DWLH_041800-2511041800-omedes--0.pdf 04-Nov-2025 19:40:23 329310
wst04-VHDL20_DWLH_050200-2511050200-omedes--0.pdf 05-Nov-2025 03:40:24 329993
wst04-VHDL20_DWLH_050400-2511050400-omedes--0.pdf 05-Nov-2025 05:59:48 330541
wst04-VHDL20_DWLH_050800-2511050800-omedes--0.pdf 05-Nov-2025 09:40:24 330906
wst04-VHDL20_DWLI_031800-2511031800-omedes--0.pdf 03-Nov-2025 19:40:43 337005
wst04-VHDL20_DWLI_040200-2511040200-omedes--0.pdf 04-Nov-2025 03:40:43 336647
wst04-VHDL20_DWLI_040400-2511040400-omedes--0.pdf 04-Nov-2025 05:59:42 337016
wst04-VHDL20_DWLI_040800-2511040800-omedes--0.pdf 04-Nov-2025 09:40:47 337419
wst04-VHDL20_DWLI_041800-2511041800-omedes--0.pdf 04-Nov-2025 19:40:41 340757
wst04-VHDL20_DWLI_050200-2511050200-omedes--0.pdf 05-Nov-2025 03:40:42 341040
wst04-VHDL20_DWLI_050400-2511050400-omedes--0.pdf 05-Nov-2025 05:59:42 341411
wst04-VHDL20_DWLI_050800-2511050800-omedes--0.pdf 05-Nov-2025 09:40:42 341292
wst04-VHDL20_DWMG_031800-2511031800-omedes--0.pdf 03-Nov-2025 19:45:23 548884
wst04-VHDL20_DWMG_040200-2511040200-omedes--0.pdf 04-Nov-2025 03:45:27 548208
wst04-VHDL20_DWMG_040400-2511040400-omedes--0.pdf 04-Nov-2025 06:15:37 547982
wst04-VHDL20_DWMG_040800-2511040800-omedes--0.pdf 04-Nov-2025 09:45:22 549541
wst04-VHDL20_DWMG_041800-2511041800-omedes--0.pdf 04-Nov-2025 19:45:26 533624
wst04-VHDL20_DWMG_050200-2511050200-omedes--0.pdf 05-Nov-2025 03:45:16 534376
wst04-VHDL20_DWMG_050400-2511050400-omedes--0.pdf 05-Nov-2025 06:15:32 534785
wst04-VHDL20_DWMG_050800-2511050800-omedes--0.pdf 05-Nov-2025 09:45:27 535203
wst04-VHDL20_DWMO_031800-2511031800-omedes--0.pdf 03-Nov-2025 19:45:16 445009
wst04-VHDL20_DWMO_040200-2511040200-omedes--0.pdf 04-Nov-2025 03:45:21 444378
wst04-VHDL20_DWMO_040400-2511040400-omedes--0.pdf 04-Nov-2025 06:15:31 444865
wst04-VHDL20_DWMO_040800-2511040800-omedes--0.pdf 04-Nov-2025 09:45:26 445866
wst04-VHDL20_DWMO_041800-2511041800-omedes--0.pdf 04-Nov-2025 19:45:22 438138
wst04-VHDL20_DWMO_050200-2511050200-omedes--0.pdf 05-Nov-2025 03:45:16 438413
wst04-VHDL20_DWMO_050400-2511050400-omedes--0.pdf 05-Nov-2025 06:15:32 438858
wst04-VHDL20_DWMO_050800-2511050800-omedes--0.pdf 05-Nov-2025 09:45:21 438808
wst04-VHDL20_DWMP_031800-2511031800-omedes--0.pdf 03-Nov-2025 19:45:23 566490
wst04-VHDL20_DWMP_040200-2511040200-omedes--0.pdf 04-Nov-2025 03:45:27 565420
wst04-VHDL20_DWMP_040400-2511040400-omedes--0.pdf 04-Nov-2025 06:15:37 566362
wst04-VHDL20_DWMP_040800-2511040800-omedes--0.pdf 04-Nov-2025 09:45:31 568022
wst04-VHDL20_DWMP_041800-2511041800-omedes--0.pdf 04-Nov-2025 19:45:26 550210
wst04-VHDL20_DWMP_050200-2511050200-omedes--0.pdf 05-Nov-2025 03:45:26 549765
wst04-VHDL20_DWMP_050400-2511050400-omedes--0.pdf 05-Nov-2025 06:15:36 550956
wst04-VHDL20_DWMP_050800-2511050800-omedes--0.pdf 05-Nov-2025 09:45:27 551900
wst04-VHDL20_DWPG_031800-2511031800-omedes--0.pdf 03-Nov-2025 19:45:16 341786
wst04-VHDL20_DWPG_040200-2511040200-omedes--0.pdf 04-Nov-2025 03:45:15 342656
wst04-VHDL20_DWPG_040400-2511040400-omedes--0.pdf 04-Nov-2025 06:00:12 343012
wst04-VHDL20_DWPG_040800-2511040800-omedes--0.pdf 04-Nov-2025 09:45:16 388100
wst04-VHDL20_DWPG_041800-2511041800-omedes--0.pdf 04-Nov-2025 19:45:16 342020
wst04-VHDL20_DWPG_050200-2511050200-omedes--0.pdf 05-Nov-2025 03:45:32 341918
wst04-VHDL20_DWPG_050400-2511050400-omedes--0.pdf 05-Nov-2025 06:00:16 341408
wst04-VHDL20_DWPG_050800-2511050800-omedes--0.pdf 05-Nov-2025 09:45:21 386220
wst04-VHDL20_DWPH_031800-2511031800-omedes--0.pdf 03-Nov-2025 19:45:12 296281
wst04-VHDL20_DWPH_040200-2511040200-omedes--0.pdf 04-Nov-2025 03:45:17 252612
wst04-VHDL20_DWPH_040400-2511040400-omedes--0.pdf 04-Nov-2025 06:00:12 252932
wst04-VHDL20_DWPH_040800-2511040800-omedes--0.pdf 04-Nov-2025 09:45:16 297930
wst04-VHDL20_DWPH_041800-2511041800-omedes--0.pdf 04-Nov-2025 19:45:16 294574
wst04-VHDL20_DWPH_050200-2511050200-omedes--0.pdf 05-Nov-2025 03:45:26 249425
wst04-VHDL20_DWPH_050400-2511050400-omedes--0.pdf 05-Nov-2025 06:00:12 249082
wst04-VHDL20_DWPH_050800-2511050800-omedes--0.pdf 05-Nov-2025 09:45:17 293990
wst04-VHDL20_DWSG_031800-2511031800-omedes--0.pdf 03-Nov-2025 19:45:16 365669
wst04-VHDL20_DWSG_040200-2511040200-omedes--0.pdf 04-Nov-2025 03:45:21 366074
wst04-VHDL20_DWSG_040400-2511040400-omedes--0.pdf 04-Nov-2025 06:15:27 366501
wst04-VHDL20_DWSG_040800-2511040800-omedes--0.pdf 04-Nov-2025 09:45:22 366079
wst04-VHDL20_DWSG_041300-2511041300-omedes--0.pdf 04-Nov-2025 14:45:22 357889
wst04-VHDL20_DWSG_041800-2511041800-omedes--0.pdf 04-Nov-2025 19:45:12 357699
wst04-VHDL20_DWSG_050200-2511050200-omedes--0.pdf 05-Nov-2025 03:45:20 357018
wst04-VHDL20_DWSG_050400-2511050400-omedes--0.pdf 05-Nov-2025 06:15:26 357406
wst04-VHDL20_DWSG_050800-2511050800-omedes--0.pdf 05-Nov-2025 09:45:17 358192
wst04-VHDL20_DWSG_051300-2511051300-omedes--0.pdf 05-Nov-2025 14:45:23 356028