Index of /weather/text_forecasts/txt/
../
FPDL13_DWMZ_080600 08-Nov-2025 11:29:33 3351
FPDL13_DWMZ_090600 09-Nov-2025 16:02:15 6538
SXDL31_DWAV_080800 08-Nov-2025 08:11:19 5897
SXDL31_DWAV_081800 08-Nov-2025 17:03:14 6072
SXDL31_DWAV_090800 09-Nov-2025 10:07:44 14299
SXDL31_DWAV_091800 09-Nov-2025 17:23:55 5723
SXDL31_DWAV_LATEST 09-Nov-2025 17:23:55 5723
SXDL33_DWAV_080000 08-Nov-2025 10:36:27 10022
SXDL33_DWAV_090000 09-Nov-2025 11:38:19 9991
SXDL33_DWAV_LATEST 09-Nov-2025 11:38:19 9991
ber01-FWDL39_DWMS_081230-2511081230-dsw--0-ia5 08-Nov-2025 12:00:52 1127
ber01-FWDL39_DWMS_091230-2511091230-dsw--0-ia5 09-Nov-2025 13:12:27 1804
ber01-VHDL13_DWEH_080400-2511080400-dsw--0-ia5 08-Nov-2025 05:58:18 2668
ber01-VHDL13_DWEH_080800-2511080800-dsw--0-ia5 08-Nov-2025 09:28:22 2606
ber01-VHDL13_DWEH_081800-2511081800-dsw--0-ia5 08-Nov-2025 19:28:16 2414
ber01-VHDL13_DWEH_090200-2511090200-dsw--0-ia5 09-Nov-2025 03:28:17 2460
ber01-VHDL13_DWEH_090400-2511090400-dsw--0-ia5 09-Nov-2025 05:58:21 2402
ber01-VHDL13_DWEH_090800-2511090800-dsw--0-ia5 09-Nov-2025 09:28:23 2563
ber01-VHDL13_DWEH_091800-2511091800-dsw--0-ia5 09-Nov-2025 19:28:22 2300
ber01-VHDL13_DWEH_100200-2511100200-dsw--0-ia5 10-Nov-2025 03:28:17 2567
ber01-VHDL13_DWHG_080400-2511080400-dsw--0-ia5 08-Nov-2025 06:00:16 2795
ber01-VHDL13_DWHG_080800-2511080800-dsw--0-ia5 08-Nov-2025 09:30:10 2262
ber01-VHDL13_DWHG_081800-2511081800-dsw--0-ia5 08-Nov-2025 19:30:06 2068
ber01-VHDL13_DWHG_090200-2511090200-dsw--0-ia5 09-Nov-2025 03:30:06 2474
ber01-VHDL13_DWHG_090400-2511090400-dsw--0-ia5 09-Nov-2025 06:00:11 2469
ber01-VHDL13_DWHG_090800-2511090800-dsw--0-ia5 09-Nov-2025 09:30:08 2236
ber01-VHDL13_DWHG_091800-2511091800-dsw--0-ia5 09-Nov-2025 19:30:07 2109
ber01-VHDL13_DWHG_100200-2511100200-dsw--0-ia5 10-Nov-2025 03:30:06 2619
ber01-VHDL13_DWHH_080400-2511080400-dsw--0-ia5 08-Nov-2025 06:00:16 2685
ber01-VHDL13_DWHH_080800-2511080800-dsw--0-ia5 08-Nov-2025 09:30:10 2105
ber01-VHDL13_DWHH_081800-2511081800-dsw--0-ia5 08-Nov-2025 19:30:06 1966
ber01-VHDL13_DWHH_090200-2511090200-dsw--0-ia5 09-Nov-2025 03:30:06 2177
ber01-VHDL13_DWHH_090400-2511090400-dsw--0-ia5 09-Nov-2025 06:00:11 2177
ber01-VHDL13_DWHH_090800-2511090800-dsw--0-ia5 09-Nov-2025 09:30:08 2082
ber01-VHDL13_DWHH_091800-2511091800-dsw--0-ia5 09-Nov-2025 19:30:07 2122
ber01-VHDL13_DWHH_100200-2511100200-dsw--0-ia5 10-Nov-2025 03:30:15 2794
ber01-VHDL13_DWLG_080400-2511080400-dsw--0-ia5 08-Nov-2025 05:59:57 1923
ber01-VHDL13_DWLG_080800-2511080800-dsw--0-ia5 08-Nov-2025 09:30:10 1900
ber01-VHDL13_DWLG_081800-2511081800-dsw--0-ia5 08-Nov-2025 19:30:02 1719
ber01-VHDL13_DWLG_090200-2511090200-dsw--0-ia5 09-Nov-2025 03:30:06 1874
ber01-VHDL13_DWLG_090400-2511090400-dsw--0-ia5 09-Nov-2025 05:59:58 1938
ber01-VHDL13_DWLG_090800-2511090800-dsw--0-ia5 09-Nov-2025 09:30:01 2158
ber01-VHDL13_DWLG_091800-2511091800-dsw--0-ia5 09-Nov-2025 19:30:02 2019
ber01-VHDL13_DWLG_100200-2511100200-dsw--0-ia5 10-Nov-2025 03:30:06 2321
ber01-VHDL13_DWLH_080400-2511080400-dsw--0-ia5 08-Nov-2025 05:59:57 1812
ber01-VHDL13_DWLH_080800-2511080800-dsw--0-ia5 08-Nov-2025 09:30:10 1724
ber01-VHDL13_DWLH_081800-2511081800-dsw--0-ia5 08-Nov-2025 19:30:02 1680
ber01-VHDL13_DWLH_090200-2511090200-dsw--0-ia5 09-Nov-2025 03:30:06 1891
ber01-VHDL13_DWLH_090400-2511090400-dsw--0-ia5 09-Nov-2025 05:59:58 1916
ber01-VHDL13_DWLH_090800-2511090800-dsw--0-ia5 09-Nov-2025 09:30:01 1967
ber01-VHDL13_DWLH_091800-2511091800-dsw--0-ia5 09-Nov-2025 19:30:02 1826
ber01-VHDL13_DWLH_100200-2511100200-dsw--0-ia5 10-Nov-2025 03:30:06 2118
ber01-VHDL13_DWLI_080400-2511080400-dsw--0-ia5 08-Nov-2025 05:59:57 1729
ber01-VHDL13_DWLI_080800-2511080800-dsw--0-ia5 08-Nov-2025 09:30:10 1759
ber01-VHDL13_DWLI_081800-2511081800-dsw--0-ia5 08-Nov-2025 19:30:02 1684
ber01-VHDL13_DWLI_090200-2511090200-dsw--0-ia5 09-Nov-2025 03:30:06 1931
ber01-VHDL13_DWLI_090400-2511090400-dsw--0-ia5 09-Nov-2025 05:59:58 1904
ber01-VHDL13_DWLI_090800-2511090800-dsw--0-ia5 09-Nov-2025 09:30:01 2082
ber01-VHDL13_DWLI_091800-2511091800-dsw--0-ia5 09-Nov-2025 19:30:07 1938
ber01-VHDL13_DWLI_100200-2511100200-dsw--0-ia5 10-Nov-2025 03:30:06 2342
ber01-VHDL13_DWMG_080400-2511080400-dsw--0-ia5 08-Nov-2025 06:00:07 3217
ber01-VHDL13_DWMG_080800-2511080800-dsw--0-ia5 08-Nov-2025 09:30:10 2608
ber01-VHDL13_DWMG_081800-2511081800-dsw--0-ia5 08-Nov-2025 19:30:06 2409
ber01-VHDL13_DWMG_090200-2511090200-dsw--0-ia5 09-Nov-2025 03:30:06 3348
ber01-VHDL13_DWMG_090400-2511090400-dsw--0-ia5 09-Nov-2025 06:00:07 3361
ber01-VHDL13_DWMG_090800-2511090800-dsw--0-ia5 09-Nov-2025 09:30:08 2841
ber01-VHDL13_DWMG_091800-2511091800-dsw--0-ia5 09-Nov-2025 19:30:07 2550
ber01-VHDL13_DWMG_100200-2511100200-dsw--0-ia5 10-Nov-2025 03:30:01 2882
ber01-VHDL13_DWMO_080400-2511080400-dsw--0-ia5 08-Nov-2025 06:00:07 3128
ber01-VHDL13_DWMO_080800-2511080800-dsw--0-ia5 08-Nov-2025 09:30:10 2675
ber01-VHDL13_DWMO_081800-2511081800-dsw--0-ia5 08-Nov-2025 19:30:06 2470
ber01-VHDL13_DWMO_090200-2511090200-dsw--0-ia5 09-Nov-2025 03:30:06 3012
ber01-VHDL13_DWMO_090400-2511090400-dsw--0-ia5 09-Nov-2025 06:00:07 2954
ber01-VHDL13_DWMO_090800-2511090800-dsw--0-ia5 09-Nov-2025 09:30:08 2638
ber01-VHDL13_DWMO_091800-2511091800-dsw--0-ia5 09-Nov-2025 19:30:07 2236
ber01-VHDL13_DWMO_100200-2511100200-dsw--0-ia5 10-Nov-2025 03:30:01 2462
ber01-VHDL13_DWMP_080400-2511080400-dsw--0-ia5 08-Nov-2025 06:00:07 3446
ber01-VHDL13_DWMP_080800-2511080800-dsw--0-ia5 08-Nov-2025 09:30:10 2898
ber01-VHDL13_DWMP_081800-2511081800-dsw--0-ia5 08-Nov-2025 19:30:06 2626
ber01-VHDL13_DWMP_090200-2511090200-dsw--0-ia5 09-Nov-2025 03:30:06 3319
ber01-VHDL13_DWMP_090400-2511090400-dsw--0-ia5 09-Nov-2025 06:00:07 3304
ber01-VHDL13_DWMP_090800-2511090800-dsw--0-ia5 09-Nov-2025 09:30:08 3099
ber01-VHDL13_DWMP_091800-2511091800-dsw--0-ia5 09-Nov-2025 19:30:07 2673
ber01-VHDL13_DWMP_100200-2511100200-dsw--0-ia5 10-Nov-2025 03:30:03 3034
ber01-VHDL13_DWOG_080800-2511080800-dsw--0-ia5 08-Nov-2025 09:30:10 3429
ber01-VHDL13_DWOG_081700-2511081700-dsw--0-ia5 08-Nov-2025 19:00:06 2894
ber01-VHDL13_DWOG_090300-2511090300-dsw--0-ia5 09-Nov-2025 04:00:02 3736
ber01-VHDL13_DWOG_090800-2511090800-dsw--0-ia5 09-Nov-2025 09:30:01 3926
ber01-VHDL13_DWOG_090800_COR-2511090800-dsw--0-ia5 09-Nov-2025 10:08:02 3832
ber01-VHDL13_DWOG_091700-2511091700-dsw--0-ia5 09-Nov-2025 19:00:07 3370
ber01-VHDL13_DWOG_091700_COR-2511091700-dsw--0-ia5 09-Nov-2025 16:17:21 3671
ber01-VHDL13_DWOG_100300-2511100300-dsw--0-ia5 10-Nov-2025 04:00:06 4416
ber01-VHDL13_DWOH_080400-2511080400-dsw--0-ia5 08-Nov-2025 05:58:22 2235
ber01-VHDL13_DWOH_080800-2511080800-dsw--0-ia5 08-Nov-2025 09:28:22 2213
ber01-VHDL13_DWOH_081800-2511081800-dsw--0-ia5 08-Nov-2025 19:28:22 2069
ber01-VHDL13_DWOH_090200-2511090200-dsw--0-ia5 09-Nov-2025 03:28:21 2120
ber01-VHDL13_DWOH_090400-2511090400-dsw--0-ia5 09-Nov-2025 05:58:17 2058
ber01-VHDL13_DWOH_090800-2511090800-dsw--0-ia5 09-Nov-2025 09:28:29 2227
ber01-VHDL13_DWOH_091800-2511091800-dsw--0-ia5 09-Nov-2025 19:28:18 2139
ber01-VHDL13_DWOH_100200-2511100200-dsw--0-ia5 10-Nov-2025 03:28:17 2301
ber01-VHDL13_DWOI_080400-2511080400-dsw--0-ia5 08-Nov-2025 05:58:18 2599
ber01-VHDL13_DWOI_080800-2511080800-dsw--0-ia5 08-Nov-2025 09:28:17 2609
ber01-VHDL13_DWOI_081800-2511081800-dsw--0-ia5 08-Nov-2025 19:28:22 2252
ber01-VHDL13_DWOI_090200-2511090200-dsw--0-ia5 09-Nov-2025 03:28:17 2292
ber01-VHDL13_DWOI_090400-2511090400-dsw--0-ia5 09-Nov-2025 05:58:21 2225
ber01-VHDL13_DWOI_090800-2511090800-dsw--0-ia5 09-Nov-2025 09:28:23 2320
ber01-VHDL13_DWOI_091800-2511091800-dsw--0-ia5 09-Nov-2025 19:28:16 2164
ber01-VHDL13_DWOI_100200-2511100200-dsw--0-ia5 10-Nov-2025 03:28:21 2361
ber01-VHDL13_DWON_080619-2511080619-dsw--0-ia5 08-Nov-2025 06:20:01 3601
ber01-VHDL13_DWON_080701-2511080701-dsw--0-ia5 08-Nov-2025 07:01:27 3492
ber01-VHDL13_DWON_080848-2511080848-dsw--0-ia5 08-Nov-2025 08:48:37 3470
ber01-VHDL13_DWON_080920-2511080920-dsw--0-ia5 08-Nov-2025 09:20:42 3470
ber01-VHDL13_DWON_081255-2511081255-dsw--0-ia5 08-Nov-2025 12:55:52 3471
ber01-VHDL13_DWON_081532-2511081532-dsw--0-ia5 08-Nov-2025 15:32:57 2695
ber01-VHDL13_DWON_081830-2511081830-dsw--0-ia5 08-Nov-2025 18:30:07 2864
ber01-VHDL13_DWON_081953-2511081953-dsw--0-ia5 08-Nov-2025 19:53:41 3007
ber01-VHDL13_DWON_082144-2511082144-dsw--0-ia5 08-Nov-2025 21:44:56 2995
ber01-VHDL13_DWON_090003-2511090003-dsw--0-ia5 09-Nov-2025 00:03:42 3724
ber01-VHDL13_DWON_090143-2511090143-dsw--0-ia5 09-Nov-2025 01:43:06 3831
ber01-VHDL13_DWON_090349-2511090349-dsw--0-ia5 09-Nov-2025 03:49:09 3833
ber01-VHDL13_DWON_090631-2511090631-dsw--0-ia5 09-Nov-2025 06:31:17 4123
ber01-VHDL13_DWON_090649-2511090649-dsw--0-ia5 09-Nov-2025 06:49:51 4260
ber01-VHDL13_DWON_091007-2511091007-dsw--0-ia5 09-Nov-2025 10:07:36 4260
ber01-VHDL13_DWON_091617-2511091617-dsw--0-ia5 09-Nov-2025 16:17:07 3950
ber01-VHDL13_DWON_091741-2511091741-dsw--0-ia5 09-Nov-2025 17:41:07 3539
ber01-VHDL13_DWON_091936-2511091936-dsw--0-ia5 09-Nov-2025 19:36:28 3909
ber01-VHDL13_DWON_092237-2511092237-dsw--0-ia5 09-Nov-2025 22:38:01 3878
ber01-VHDL13_DWON_100002-2511100002-dsw--0-ia5 10-Nov-2025 00:02:32 4400
ber01-VHDL13_DWON_100137-2511100137-dsw--0-ia5 10-Nov-2025 01:37:33 4366
ber01-VHDL13_DWON_100346-2511100346-dsw--0-ia5 10-Nov-2025 03:46:10 4366
ber01-VHDL13_DWON_100553-2511100553-dsw--0-ia5 10-Nov-2025 05:53:56 4159
ber01-VHDL13_DWPG_080400-2511080400-dsw--0-ia5 08-Nov-2025 06:00:01 2092
ber01-VHDL13_DWPG_080800-2511080800-dsw--0-ia5 08-Nov-2025 09:30:10 1994
ber01-VHDL13_DWPG_081800-2511081800-dsw--0-ia5 08-Nov-2025 19:30:06 1677
ber01-VHDL13_DWPG_090200-2511090200-dsw--0-ia5 09-Nov-2025 03:32:20 1798
ber01-VHDL13_DWPG_090400-2511090400-dsw--0-ia5 09-Nov-2025 06:00:03 1875
ber01-VHDL13_DWPG_090800-2511090800-dsw--0-ia5 09-Nov-2025 09:30:08 1797
ber01-VHDL13_DWPG_091800-2511091800-dsw--0-ia5 09-Nov-2025 19:30:02 1663
ber01-VHDL13_DWPG_100200-2511100200-dsw--0-ia5 10-Nov-2025 03:30:06 1952
ber01-VHDL13_DWPH_080400-2511080400-dsw--0-ia5 08-Nov-2025 06:00:01 2042
ber01-VHDL13_DWPH_080800-2511080800-dsw--0-ia5 08-Nov-2025 09:30:10 1847
ber01-VHDL13_DWPH_081800-2511081800-dsw--0-ia5 08-Nov-2025 19:30:06 1637
ber01-VHDL13_DWPH_090200-2511090200-dsw--0-ia5 09-Nov-2025 03:30:06 1806
ber01-VHDL13_DWPH_090400-2511090400-dsw--0-ia5 09-Nov-2025 06:00:03 1880
ber01-VHDL13_DWPH_090800-2511090800-dsw--0-ia5 09-Nov-2025 09:30:08 1798
ber01-VHDL13_DWPH_091800-2511091800-dsw--0-ia5 09-Nov-2025 19:30:02 1662
ber01-VHDL13_DWPH_100200-2511100200-dsw--0-ia5 10-Nov-2025 03:30:06 1923
ber01-VHDL13_DWSG_080400-2511080400-dsw--0-ia5 08-Nov-2025 06:00:14 2853
ber01-VHDL13_DWSG_080800-2511080800-dsw--0-ia5 08-Nov-2025 09:30:10 2767
ber01-VHDL13_DWSG_081800-2511081800-dsw--0-ia5 08-Nov-2025 19:30:02 1978
ber01-VHDL13_DWSG_090200-2511090200-dsw--0-ia5 09-Nov-2025 03:30:06 2337
ber01-VHDL13_DWSG_090400-2511090400-dsw--0-ia5 09-Nov-2025 06:00:07 2317
ber01-VHDL13_DWSG_090800-2511090800-dsw--0-ia5 09-Nov-2025 09:30:08 2318
ber01-VHDL13_DWSG_091800-2511091800-dsw--0-ia5 09-Nov-2025 19:30:07 2149
ber01-VHDL13_DWSG_100200-2511100200-dsw--0-ia5 10-Nov-2025 03:30:06 2748
ber01-VHDL17_DWOG_081200-2511081200-dsw--0-ia5 08-Nov-2025 12:51:11 3886
ber01-VHDL17_DWOG_091200-2511091200-dsw--0-ia5 09-Nov-2025 13:00:21 3404
swis2-VHDL20_DWEG_080400-2511080400-dsw--0-ia5 08-Nov-2025 06:15:06 2557
swis2-VHDL20_DWEG_080800-2511080800-dsw--0-ia5 08-Nov-2025 09:45:07 2694
swis2-VHDL20_DWEG_081800-2511081800-dsw--0-ia5 08-Nov-2025 19:45:06 2397
swis2-VHDL20_DWEG_090200-2511090200-dsw--0-ia5 09-Nov-2025 03:45:06 2398
swis2-VHDL20_DWEG_090400-2511090400-dsw--0-ia5 09-Nov-2025 06:15:07 2382
swis2-VHDL20_DWEG_090800-2511090800-dsw--0-ia5 09-Nov-2025 09:45:07 2712
swis2-VHDL20_DWEG_091800-2511091800-dsw--0-ia5 09-Nov-2025 19:45:08 2469
swis2-VHDL20_DWEG_100200-2511100200-dsw--0-ia5 10-Nov-2025 03:45:08 2579
swis2-VHDL20_DWEH_080400-2511080400-dsw--0-ia5 08-Nov-2025 06:15:06 3002
swis2-VHDL20_DWEH_080800-2511080800-dsw--0-ia5 08-Nov-2025 09:45:06 3112
swis2-VHDL20_DWEH_081800-2511081800-dsw--0-ia5 08-Nov-2025 19:45:06 2770
swis2-VHDL20_DWEH_090200-2511090200-dsw--0-ia5 09-Nov-2025 03:45:06 2783
swis2-VHDL20_DWEH_090400-2511090400-dsw--0-ia5 09-Nov-2025 06:15:07 2738
swis2-VHDL20_DWEH_090800-2511090800-dsw--0-ia5 09-Nov-2025 09:45:07 3073
swis2-VHDL20_DWEH_091800-2511091800-dsw--0-ia5 09-Nov-2025 19:45:08 2657
swis2-VHDL20_DWEH_100200-2511100200-dsw--0-ia5 10-Nov-2025 03:45:08 3084
swis2-VHDL20_DWEI_080400-2511080400-dsw--0-ia5 08-Nov-2025 06:15:46 2952
swis2-VHDL20_DWEI_080800-2511080800-dsw--0-ia5 08-Nov-2025 09:45:06 3137
swis2-VHDL20_DWEI_081800-2511081800-dsw--0-ia5 08-Nov-2025 19:45:06 2605
swis2-VHDL20_DWEI_090200-2511090200-dsw--0-ia5 09-Nov-2025 03:45:06 2586
swis2-VHDL20_DWEI_090400-2511090400-dsw--0-ia5 09-Nov-2025 06:15:46 2580
swis2-VHDL20_DWEI_090800-2511090800-dsw--0-ia5 09-Nov-2025 09:45:07 2852
swis2-VHDL20_DWEI_091800-2511091800-dsw--0-ia5 09-Nov-2025 19:45:06 2519
swis2-VHDL20_DWEI_100200-2511100200-dsw--0-ia5 10-Nov-2025 03:45:08 2868
swis2-VHDL20_DWHG_080400-2511080400-dsw--0-ia5 08-Nov-2025 06:00:16 2978
swis2-VHDL20_DWHG_080800-2511080800-dsw--0-ia5 08-Nov-2025 09:45:06 2798
swis2-VHDL20_DWHG_081800-2511081800-dsw--0-ia5 08-Nov-2025 19:45:06 2251
swis2-VHDL20_DWHG_090200-2511090200-dsw--0-ia5 09-Nov-2025 03:45:06 2660
swis2-VHDL20_DWHG_090400-2511090400-dsw--0-ia5 09-Nov-2025 06:00:11 2652
swis2-VHDL20_DWHG_090800-2511090800-dsw--0-ia5 09-Nov-2025 09:45:07 2770
swis2-VHDL20_DWHG_091800-2511091800-dsw--0-ia5 09-Nov-2025 19:45:02 2292
swis2-VHDL20_DWHG_100200-2511100200-dsw--0-ia5 10-Nov-2025 03:45:06 2805
swis2-VHDL20_DWHH_080400-2511080400-dsw--0-ia5 08-Nov-2025 06:00:16 2871
swis2-VHDL20_DWHH_080800-2511080800-dsw--0-ia5 08-Nov-2025 09:45:06 2650
swis2-VHDL20_DWHH_081800-2511081800-dsw--0-ia5 08-Nov-2025 19:45:06 2152
swis2-VHDL20_DWHH_090200-2511090200-dsw--0-ia5 09-Nov-2025 03:45:06 2363
swis2-VHDL20_DWHH_090400-2511090400-dsw--0-ia5 09-Nov-2025 06:00:11 2363
swis2-VHDL20_DWHH_090800-2511090800-dsw--0-ia5 09-Nov-2025 09:45:07 2624
swis2-VHDL20_DWHH_091800-2511091800-dsw--0-ia5 09-Nov-2025 19:45:02 2308
swis2-VHDL20_DWHH_100200-2511100200-dsw--0-ia5 10-Nov-2025 03:45:06 2980
swis2-VHDL20_DWLG_080400-2511080400-dsw--0-ia5 08-Nov-2025 06:00:26 2290
swis2-VHDL20_DWLG_080800-2511080800-dsw--0-ia5 08-Nov-2025 09:45:06 2415
swis2-VHDL20_DWLG_081800-2511081800-dsw--0-ia5 08-Nov-2025 19:45:03 2086
swis2-VHDL20_DWLG_090200-2511090200-dsw--0-ia5 09-Nov-2025 03:45:06 2244
swis2-VHDL20_DWLG_090400-2511090400-dsw--0-ia5 09-Nov-2025 06:00:22 2304
swis2-VHDL20_DWLG_090800-2511090800-dsw--0-ia5 09-Nov-2025 09:45:02 2674
swis2-VHDL20_DWLG_091800-2511091800-dsw--0-ia5 09-Nov-2025 19:45:02 2385
swis2-VHDL20_DWLG_100200-2511100200-dsw--0-ia5 10-Nov-2025 03:45:08 2690
swis2-VHDL20_DWLH_080400-2511080400-dsw--0-ia5 08-Nov-2025 06:00:26 2186
swis2-VHDL20_DWLH_080800-2511080800-dsw--0-ia5 08-Nov-2025 09:45:06 2250
swis2-VHDL20_DWLH_081800-2511081800-dsw--0-ia5 08-Nov-2025 19:45:03 2054
swis2-VHDL20_DWLH_090200-2511090200-dsw--0-ia5 09-Nov-2025 03:45:06 2268
swis2-VHDL20_DWLH_090400-2511090400-dsw--0-ia5 09-Nov-2025 06:00:22 2289
swis2-VHDL20_DWLH_090800-2511090800-dsw--0-ia5 09-Nov-2025 09:45:02 2494
swis2-VHDL20_DWLH_091800-2511091800-dsw--0-ia5 09-Nov-2025 19:45:02 2199
swis2-VHDL20_DWLH_100200-2511100200-dsw--0-ia5 10-Nov-2025 03:45:08 2494
swis2-VHDL20_DWLI_080400-2511080400-dsw--0-ia5 08-Nov-2025 06:00:26 2095
swis2-VHDL20_DWLI_080800-2511080800-dsw--0-ia5 08-Nov-2025 09:45:06 2275
swis2-VHDL20_DWLI_081800-2511081800-dsw--0-ia5 08-Nov-2025 19:45:03 2053
swis2-VHDL20_DWLI_090200-2511090200-dsw--0-ia5 09-Nov-2025 03:45:08 2303
swis2-VHDL20_DWLI_090400-2511090400-dsw--0-ia5 09-Nov-2025 06:00:22 2269
swis2-VHDL20_DWLI_090800-2511090800-dsw--0-ia5 09-Nov-2025 09:45:02 2599
swis2-VHDL20_DWLI_091800-2511091800-dsw--0-ia5 09-Nov-2025 19:45:02 2306
swis2-VHDL20_DWLI_100200-2511100200-dsw--0-ia5 10-Nov-2025 03:45:08 2713
swis2-VHDL20_DWMG_080400-2511080400-dsw--0-ia5 08-Nov-2025 06:15:06 3767
swis2-VHDL20_DWMG_080800-2511080800-dsw--0-ia5 08-Nov-2025 09:45:06 3242
swis2-VHDL20_DWMG_081800-2511081800-dsw--0-ia5 08-Nov-2025 19:45:06 2870
swis2-VHDL20_DWMG_090200-2511090200-dsw--0-ia5 09-Nov-2025 03:45:06 3820
swis2-VHDL20_DWMG_090400-2511090400-dsw--0-ia5 09-Nov-2025 06:15:02 3730
swis2-VHDL20_DWMG_090800-2511090800-dsw--0-ia5 09-Nov-2025 09:45:07 3438
swis2-VHDL20_DWMG_091800-2511091800-dsw--0-ia5 09-Nov-2025 19:45:06 2919
swis2-VHDL20_DWMG_100200-2511100200-dsw--0-ia5 10-Nov-2025 03:45:04 3230
swis2-VHDL20_DWMO_080400-2511080400-dsw--0-ia5 08-Nov-2025 06:15:06 3665
swis2-VHDL20_DWMO_080800-2511080800-dsw--0-ia5 08-Nov-2025 09:45:06 3299
swis2-VHDL20_DWMO_081800-2511081800-dsw--0-ia5 08-Nov-2025 19:45:06 2935
swis2-VHDL20_DWMO_090200-2511090200-dsw--0-ia5 09-Nov-2025 03:45:06 3490
swis2-VHDL20_DWMO_090400-2511090400-dsw--0-ia5 09-Nov-2025 06:15:02 3327
swis2-VHDL20_DWMO_090800-2511090800-dsw--0-ia5 09-Nov-2025 09:45:07 3243
swis2-VHDL20_DWMO_091800-2511091800-dsw--0-ia5 09-Nov-2025 19:45:06 2609
swis2-VHDL20_DWMO_100200-2511100200-dsw--0-ia5 10-Nov-2025 03:45:04 2938
swis2-VHDL20_DWMP_080400-2511080400-dsw--0-ia5 08-Nov-2025 06:15:06 3960
swis2-VHDL20_DWMP_080800-2511080800-dsw--0-ia5 08-Nov-2025 09:45:06 3502
swis2-VHDL20_DWMP_081800-2511081800-dsw--0-ia5 08-Nov-2025 19:45:06 2998
swis2-VHDL20_DWMP_090200-2511090200-dsw--0-ia5 09-Nov-2025 03:45:06 3761
swis2-VHDL20_DWMP_090400-2511090400-dsw--0-ia5 09-Nov-2025 06:15:02 3673
swis2-VHDL20_DWMP_090800-2511090800-dsw--0-ia5 09-Nov-2025 09:45:07 3702
swis2-VHDL20_DWMP_091800-2511091800-dsw--0-ia5 09-Nov-2025 19:45:08 3039
swis2-VHDL20_DWMP_100200-2511100200-dsw--0-ia5 10-Nov-2025 03:45:04 3444
swis2-VHDL20_DWPG_080400-2511080400-dsw--0-ia5 08-Nov-2025 06:00:01 2418
swis2-VHDL20_DWPG_080800-2511080800-dsw--0-ia5 08-Nov-2025 09:45:06 2452
swis2-VHDL20_DWPG_081800-2511081800-dsw--0-ia5 08-Nov-2025 19:45:06 2135
swis2-VHDL20_DWPG_090200-2511090200-dsw--0-ia5 09-Nov-2025 03:45:06 2127
swis2-VHDL20_DWPG_090400-2511090400-dsw--0-ia5 09-Nov-2025 06:00:03 2200
swis2-VHDL20_DWPG_090800-2511090800-dsw--0-ia5 09-Nov-2025 09:45:07 2256
swis2-VHDL20_DWPG_091800-2511091800-dsw--0-ia5 09-Nov-2025 19:45:02 2122
swis2-VHDL20_DWPG_100200-2511100200-dsw--0-ia5 10-Nov-2025 03:45:06 2280
swis2-VHDL20_DWPH_080400-2511080400-dsw--0-ia5 08-Nov-2025 06:00:01 2370
swis2-VHDL20_DWPH_080800-2511080800-dsw--0-ia5 08-Nov-2025 09:45:06 2305
swis2-VHDL20_DWPH_081800-2511081800-dsw--0-ia5 08-Nov-2025 19:45:06 2095
swis2-VHDL20_DWPH_090200-2511090200-dsw--0-ia5 09-Nov-2025 03:45:06 2165
swis2-VHDL20_DWPH_090400-2511090400-dsw--0-ia5 09-Nov-2025 06:00:03 2207
swis2-VHDL20_DWPH_090800-2511090800-dsw--0-ia5 09-Nov-2025 09:45:07 2257
swis2-VHDL20_DWPH_091800-2511091800-dsw--0-ia5 09-Nov-2025 19:45:02 2121
swis2-VHDL20_DWPH_100200-2511100200-dsw--0-ia5 10-Nov-2025 03:45:06 2250
swis2-VHDL20_DWSG_080400-2511080400-dsw--0-ia5 08-Nov-2025 06:15:01 3205
swis2-VHDL20_DWSG_080800-2511080800-dsw--0-ia5 08-Nov-2025 09:45:06 3263
swis2-VHDL20_DWSG_081300-2511081300-dsw--0-ia5 08-Nov-2025 14:45:08 2838
swis2-VHDL20_DWSG_081800-2511081800-dsw--0-ia5 08-Nov-2025 19:45:03 2332
swis2-VHDL20_DWSG_090200-2511090200-dsw--0-ia5 09-Nov-2025 03:45:06 2686
swis2-VHDL20_DWSG_090400-2511090400-dsw--0-ia5 09-Nov-2025 06:15:02 2668
swis2-VHDL20_DWSG_090800-2511090800-dsw--0-ia5 09-Nov-2025 09:45:07 2815
swis2-VHDL20_DWSG_091300-2511091300-dsw--0-ia5 09-Nov-2025 14:45:06 2700
swis2-VHDL20_DWSG_091800-2511091800-dsw--0-ia5 09-Nov-2025 19:45:06 2504
swis2-VHDL20_DWSG_100200-2511100200-dsw--0-ia5 10-Nov-2025 03:45:06 3223
wst04-VHDL20_DWEG_080400-2511080400-omedes--0.pdf 08-Nov-2025 06:15:42 257857
wst04-VHDL20_DWEG_080800-2511080800-omedes--0.pdf 08-Nov-2025 09:45:29 255135
wst04-VHDL20_DWEG_081800-2511081800-omedes--0.pdf 08-Nov-2025 19:45:33 253972
wst04-VHDL20_DWEG_090200-2511090200-omedes--0.pdf 09-Nov-2025 03:45:32 254675
wst04-VHDL20_DWEG_090400-2511090400-omedes--0.pdf 09-Nov-2025 06:15:42 253704
wst04-VHDL20_DWEG_090800-2511090800-omedes--0.pdf 09-Nov-2025 09:45:31 255627
wst04-VHDL20_DWEG_091800-2511091800-omedes--0.pdf 09-Nov-2025 19:45:32 254746
wst04-VHDL20_DWEG_100200-2511100200-omedes--0.pdf 10-Nov-2025 03:45:33 255236
wst04-VHDL20_DWEH_080400-2511080400-omedes--0.pdf 08-Nov-2025 06:15:42 251846
wst04-VHDL20_DWEH_080800-2511080800-omedes--0.pdf 08-Nov-2025 09:45:32 252308
wst04-VHDL20_DWEH_081800-2511081800-omedes--0.pdf 08-Nov-2025 19:45:33 250930
wst04-VHDL20_DWEH_090200-2511090200-omedes--0.pdf 09-Nov-2025 03:45:31 251606
wst04-VHDL20_DWEH_090400-2511090400-omedes--0.pdf 09-Nov-2025 06:15:42 251030
wst04-VHDL20_DWEH_090800-2511090800-omedes--0.pdf 09-Nov-2025 09:45:33 253672
wst04-VHDL20_DWEH_091800-2511091800-omedes--0.pdf 09-Nov-2025 19:45:32 252446
wst04-VHDL20_DWEH_100200-2511100200-omedes--0.pdf 10-Nov-2025 03:45:33 253809
wst04-VHDL20_DWEI_080400-2511080400-omedes--0.pdf 08-Nov-2025 06:15:46 353992
wst04-VHDL20_DWEI_080800-2511080800-omedes--0.pdf 08-Nov-2025 09:45:38 345330
wst04-VHDL20_DWEI_081800-2511081800-omedes--0.pdf 08-Nov-2025 19:45:37 344086
wst04-VHDL20_DWEI_090200-2511090200-omedes--0.pdf 09-Nov-2025 03:45:38 344567
wst04-VHDL20_DWEI_090400-2511090400-omedes--0.pdf 09-Nov-2025 06:15:46 344523
wst04-VHDL20_DWEI_090800-2511090800-omedes--0.pdf 09-Nov-2025 09:45:43 350053
wst04-VHDL20_DWEI_091800-2511091800-omedes--0.pdf 09-Nov-2025 19:45:38 349340
wst04-VHDL20_DWEI_100200-2511100200-omedes--0.pdf 10-Nov-2025 03:45:37 349619
wst04-VHDL20_DWHG_080400-2511080400-omedes--0.pdf 08-Nov-2025 06:00:16 336421
wst04-VHDL20_DWHG_081800-2511081800-omedes--0.pdf 08-Nov-2025 19:45:29 336324
wst04-VHDL20_DWHG_090200-2511090200-omedes--0.pdf 09-Nov-2025 03:45:12 337111
wst04-VHDL20_DWHG_090400-2511090400-omedes--0.pdf 09-Nov-2025 06:00:16 337133
wst04-VHDL20_DWHG_091800-2511091800-omedes--0.pdf 09-Nov-2025 19:45:26 339946
wst04-VHDL20_DWHG_100200-2511100200-omedes--0.pdf 10-Nov-2025 03:45:12 341158
wst04-VHDL20_DWHH_080400-2511080400-omedes--0.pdf 08-Nov-2025 06:00:16 322634
wst04-VHDL20_DWHH_081800-2511081800-omedes--0.pdf 08-Nov-2025 19:45:29 320146
wst04-VHDL20_DWHH_090200-2511090200-omedes--0.pdf 09-Nov-2025 03:45:12 320496
wst04-VHDL20_DWHH_090400-2511090400-omedes--0.pdf 09-Nov-2025 06:00:16 320469
wst04-VHDL20_DWHH_091800-2511091800-omedes--0.pdf 09-Nov-2025 19:45:26 324331
wst04-VHDL20_DWHH_100200-2511100200-omedes--0.pdf 10-Nov-2025 03:45:12 325660
wst04-VHDL20_DWLG_080400-2511080400-omedes--0.pdf 08-Nov-2025 05:59:43 335725
wst04-VHDL20_DWLG_080800-2511080800-omedes--0.pdf 08-Nov-2025 09:40:31 335798
wst04-VHDL20_DWLG_081800-2511081800-omedes--0.pdf 08-Nov-2025 19:40:33 335146
wst04-VHDL20_DWLG_090200-2511090200-omedes--0.pdf 09-Nov-2025 03:40:31 335562
wst04-VHDL20_DWLG_090400-2511090400-omedes--0.pdf 09-Nov-2025 05:59:42 335288
wst04-VHDL20_DWLG_090800-2511090800-omedes--0.pdf 09-Nov-2025 09:40:32 333738
wst04-VHDL20_DWLG_091800-2511091800-omedes--0.pdf 09-Nov-2025 19:40:32 333946
wst04-VHDL20_DWLG_100200-2511100200-omedes--0.pdf 10-Nov-2025 03:40:39 333583
wst04-VHDL20_DWLH_080400-2511080400-omedes--0.pdf 08-Nov-2025 05:59:43 341449
wst04-VHDL20_DWLH_080800-2511080800-omedes--0.pdf 08-Nov-2025 09:40:21 332722
wst04-VHDL20_DWLH_081800-2511081800-omedes--0.pdf 08-Nov-2025 19:40:23 332266
wst04-VHDL20_DWLH_090200-2511090200-omedes--0.pdf 09-Nov-2025 03:40:25 332845
wst04-VHDL20_DWLH_090400-2511090400-omedes--0.pdf 09-Nov-2025 05:59:42 332496
wst04-VHDL20_DWLH_090800-2511090800-omedes--0.pdf 09-Nov-2025 09:40:22 329373
wst04-VHDL20_DWLH_091800-2511091800-omedes--0.pdf 09-Nov-2025 19:40:22 329573
wst04-VHDL20_DWLH_100200-2511100200-omedes--0.pdf 10-Nov-2025 03:40:39 329163
wst04-VHDL20_DWLI_080400-2511080400-omedes--0.pdf 08-Nov-2025 05:59:47 337962
wst04-VHDL20_DWLI_080800-2511080800-omedes--0.pdf 08-Nov-2025 09:40:41 333541
wst04-VHDL20_DWLI_081800-2511081800-omedes--0.pdf 08-Nov-2025 19:40:43 333424
wst04-VHDL20_DWLI_090200-2511090200-omedes--0.pdf 09-Nov-2025 03:40:43 333990
wst04-VHDL20_DWLI_090400-2511090400-omedes--0.pdf 09-Nov-2025 05:59:47 333619
wst04-VHDL20_DWLI_090800-2511090800-omedes--0.pdf 09-Nov-2025 09:40:42 331007
wst04-VHDL20_DWLI_091800-2511091800-omedes--0.pdf 09-Nov-2025 19:40:42 331240
wst04-VHDL20_DWLI_100200-2511100200-omedes--0.pdf 10-Nov-2025 03:40:44 330919
wst04-VHDL20_DWMG_080400-2511080400-omedes--0.pdf 08-Nov-2025 06:15:26 553030
wst04-VHDL20_DWMG_080800-2511080800-omedes--0.pdf 08-Nov-2025 09:45:29 536810
wst04-VHDL20_DWMG_081800-2511081800-omedes--0.pdf 08-Nov-2025 19:45:22 535161
wst04-VHDL20_DWMG_090200-2511090200-omedes--0.pdf 09-Nov-2025 03:45:27 536366
wst04-VHDL20_DWMG_090400-2511090400-omedes--0.pdf 09-Nov-2025 06:15:36 536151
wst04-VHDL20_DWMG_090800-2511090800-omedes--0.pdf 09-Nov-2025 09:45:27 526771
wst04-VHDL20_DWMG_091800-2511091800-omedes--0.pdf 09-Nov-2025 19:45:22 525527
wst04-VHDL20_DWMG_100200-2511100200-omedes--0.pdf 10-Nov-2025 03:45:21 526366
wst04-VHDL20_DWMO_080400-2511080400-omedes--0.pdf 08-Nov-2025 06:15:22 448359
wst04-VHDL20_DWMO_080800-2511080800-omedes--0.pdf 08-Nov-2025 09:45:21 434287
wst04-VHDL20_DWMO_081800-2511081800-omedes--0.pdf 08-Nov-2025 19:45:16 432117
wst04-VHDL20_DWMO_090200-2511090200-omedes--0.pdf 09-Nov-2025 03:45:21 433773
wst04-VHDL20_DWMO_090400-2511090400-omedes--0.pdf 09-Nov-2025 06:15:27 434094
wst04-VHDL20_DWMO_090800-2511090800-omedes--0.pdf 09-Nov-2025 09:45:21 427681
wst04-VHDL20_DWMO_091800-2511091800-omedes--0.pdf 09-Nov-2025 19:45:18 426041
wst04-VHDL20_DWMO_100200-2511100200-omedes--0.pdf 10-Nov-2025 03:45:18 427407
wst04-VHDL20_DWMP_080400-2511080400-omedes--0.pdf 08-Nov-2025 06:15:36 561109
wst04-VHDL20_DWMP_080800-2511080800-omedes--0.pdf 08-Nov-2025 09:45:32 551774
wst04-VHDL20_DWMP_081800-2511081800-omedes--0.pdf 08-Nov-2025 19:45:22 550288
wst04-VHDL20_DWMP_090200-2511090200-omedes--0.pdf 09-Nov-2025 03:45:27 550501
wst04-VHDL20_DWMP_090400-2511090400-omedes--0.pdf 09-Nov-2025 06:15:36 551568
wst04-VHDL20_DWMP_090800-2511090800-omedes--0.pdf 09-Nov-2025 09:45:27 535070
wst04-VHDL20_DWMP_091800-2511091800-omedes--0.pdf 09-Nov-2025 19:45:22 533728
wst04-VHDL20_DWMP_100200-2511100200-omedes--0.pdf 10-Nov-2025 03:45:18 533769
wst04-VHDL20_DWPG_080400-2511080400-omedes--0.pdf 08-Nov-2025 06:00:12 335714
wst04-VHDL20_DWPG_080800-2511080800-omedes--0.pdf 08-Nov-2025 09:45:21 379819
wst04-VHDL20_DWPG_081800-2511081800-omedes--0.pdf 08-Nov-2025 19:45:16 334912
wst04-VHDL20_DWPG_090200-2511090200-omedes--0.pdf 09-Nov-2025 03:45:16 334703
wst04-VHDL20_DWPG_090400-2511090400-omedes--0.pdf 09-Nov-2025 06:00:16 334735
wst04-VHDL20_DWPG_090800-2511090800-omedes--0.pdf 09-Nov-2025 09:45:21 389220
wst04-VHDL20_DWPG_091800-2511091800-omedes--0.pdf 09-Nov-2025 19:45:12 345032
wst04-VHDL20_DWPG_100200-2511100200-omedes--0.pdf 10-Nov-2025 03:45:27 344442
wst04-VHDL20_DWPH_080400-2511080400-omedes--0.pdf 08-Nov-2025 06:00:12 247349
wst04-VHDL20_DWPH_080800-2511080800-omedes--0.pdf 08-Nov-2025 09:45:15 289958
wst04-VHDL20_DWPH_081800-2511081800-omedes--0.pdf 08-Nov-2025 19:45:12 290185
wst04-VHDL20_DWPH_090200-2511090200-omedes--0.pdf 09-Nov-2025 03:45:16 245865
wst04-VHDL20_DWPH_090400-2511090400-omedes--0.pdf 09-Nov-2025 06:00:11 245867
wst04-VHDL20_DWPH_090800-2511090800-omedes--0.pdf 09-Nov-2025 09:45:17 293178
wst04-VHDL20_DWPH_091800-2511091800-omedes--0.pdf 09-Nov-2025 19:45:12 293541
wst04-VHDL20_DWPH_100200-2511100200-omedes--0.pdf 10-Nov-2025 03:45:27 247235
wst04-VHDL20_DWSG_080400-2511080400-omedes--0.pdf 08-Nov-2025 06:15:22 361431
wst04-VHDL20_DWSG_080800-2511080800-omedes--0.pdf 08-Nov-2025 09:45:17 353958
wst04-VHDL20_DWSG_081300-2511081300-omedes--0.pdf 08-Nov-2025 14:45:17 353790
wst04-VHDL20_DWSG_081800-2511081800-omedes--0.pdf 08-Nov-2025 19:45:12 353101
wst04-VHDL20_DWSG_090200-2511090200-omedes--0.pdf 09-Nov-2025 03:45:21 353679
wst04-VHDL20_DWSG_090400-2511090400-omedes--0.pdf 09-Nov-2025 06:15:31 353444
wst04-VHDL20_DWSG_090800-2511090800-omedes--0.pdf 09-Nov-2025 09:45:17 350855
wst04-VHDL20_DWSG_091300-2511091300-omedes--0.pdf 09-Nov-2025 14:45:12 351125
wst04-VHDL20_DWSG_091800-2511091800-omedes--0.pdf 09-Nov-2025 19:45:16 350957
wst04-VHDL20_DWSG_100200-2511100200-omedes--0.pdf 10-Nov-2025 03:45:21 352541