Index of /weather/text_forecasts/txt/


../
FPDL13_DWMZ_270600                                 27-Aug-2025 13:38:19                3848
FPDL13_DWMZ_280600                                 28-Aug-2025 13:58:05                3853
SXDL31_DWAV_271800                                 27-Aug-2025 16:52:29               12836
SXDL31_DWAV_280800                                 28-Aug-2025 08:05:09                8993
SXDL31_DWAV_281800                                 28-Aug-2025 16:39:40               13905
SXDL31_DWAV_290800                                 29-Aug-2025 07:15:00                7427
SXDL31_DWAV_LATEST                                 29-Aug-2025 07:15:00                7427
SXDL33_DWAV_280000                                 28-Aug-2025 09:34:21                9504
SXDL33_DWAV_290000                                 29-Aug-2025 09:46:29                9427
SXDL33_DWAV_LATEST                                 29-Aug-2025 09:46:29                9427
ber01-FWDL39_DWMS_271230-2508271230-dsw--0-ia5     27-Aug-2025 11:41:37                2333
ber01-FWDL39_DWMS_281230-2508281230-dsw--0-ia5     28-Aug-2025 11:14:27                1547
ber01-VHDL13_DWEH_271800-2508271800-dsw--0-ia5     27-Aug-2025 18:28:17                2943
ber01-VHDL13_DWEH_280200-2508280200-dsw--0-ia5     28-Aug-2025 02:28:17                3004
ber01-VHDL13_DWEH_280400-2508280400-dsw--0-ia5     28-Aug-2025 04:58:17                3090
ber01-VHDL13_DWEH_280800-2508280800-dsw--0-ia5     28-Aug-2025 08:28:16                3183
ber01-VHDL13_DWEH_280800_COR-2508280800-dsw--0-ia5 28-Aug-2025 17:43:27                3406
ber01-VHDL13_DWEH_281800-2508281800-dsw--0-ia5     28-Aug-2025 18:28:16                3402
ber01-VHDL13_DWEH_281800_COR-2508281800-dsw--0-ia5 28-Aug-2025 18:37:31                3164
ber01-VHDL13_DWEH_290200-2508290200-dsw--0-ia5     29-Aug-2025 02:28:16                2886
ber01-VHDL13_DWEH_290400-2508290400-dsw--0-ia5     29-Aug-2025 04:58:16                2768
ber01-VHDL13_DWEH_290800-2508290800-dsw--0-ia5     29-Aug-2025 08:28:17                3060
ber01-VHDL13_DWHG_271800-2508271800-dsw--0-ia5     27-Aug-2025 18:30:07                3777
ber01-VHDL13_DWHG_280200-2508280200-dsw--0-ia5     28-Aug-2025 02:30:07                3482
ber01-VHDL13_DWHG_280400-2508280400-dsw--0-ia5     28-Aug-2025 05:00:12                3485
ber01-VHDL13_DWHG_280800-2508280800-dsw--0-ia5     28-Aug-2025 08:30:06                3397
ber01-VHDL13_DWHG_281800-2508281800-dsw--0-ia5     28-Aug-2025 18:30:08                2492
ber01-VHDL13_DWHG_290200-2508290200-dsw--0-ia5     29-Aug-2025 02:30:06                2847
ber01-VHDL13_DWHG_290400-2508290400-dsw--0-ia5     29-Aug-2025 05:00:12                2941
ber01-VHDL13_DWHG_290800-2508290800-dsw--0-ia5     29-Aug-2025 08:30:11                3450
ber01-VHDL13_DWHH_271800-2508271800-dsw--0-ia5     27-Aug-2025 18:30:07                2867
ber01-VHDL13_DWHH_280200-2508280200-dsw--0-ia5     28-Aug-2025 02:30:07                2785
ber01-VHDL13_DWHH_280400-2508280400-dsw--0-ia5     28-Aug-2025 05:00:12                2788
ber01-VHDL13_DWHH_280800-2508280800-dsw--0-ia5     28-Aug-2025 08:30:06                2751
ber01-VHDL13_DWHH_281800-2508281800-dsw--0-ia5     28-Aug-2025 18:30:08                2186
ber01-VHDL13_DWHH_290200-2508290200-dsw--0-ia5     29-Aug-2025 02:30:06                2265
ber01-VHDL13_DWHH_290400-2508290400-dsw--0-ia5     29-Aug-2025 05:00:12                2265
ber01-VHDL13_DWHH_290800-2508290800-dsw--0-ia5     29-Aug-2025 08:30:12                3082
ber01-VHDL13_DWLG_271800-2508271800-dsw--0-ia5     27-Aug-2025 18:30:02                2426
ber01-VHDL13_DWLG_280200-2508280200-dsw--0-ia5     28-Aug-2025 02:30:01                2788
ber01-VHDL13_DWLG_280400-2508280400-dsw--0-ia5     28-Aug-2025 04:59:57                2584
ber01-VHDL13_DWLG_280800-2508280800-dsw--0-ia5     28-Aug-2025 08:30:06                2670
ber01-VHDL13_DWLG_281800-2508281800-dsw--0-ia5     28-Aug-2025 18:30:01                2115
ber01-VHDL13_DWLG_290200-2508290200-dsw--0-ia5     29-Aug-2025 02:30:02                2096
ber01-VHDL13_DWLG_290400-2508290400-dsw--0-ia5     29-Aug-2025 04:59:56                2287
ber01-VHDL13_DWLG_290800-2508290800-dsw--0-ia5     29-Aug-2025 08:30:00                2343
ber01-VHDL13_DWLH_271800-2508271800-dsw--0-ia5     27-Aug-2025 18:30:02                2286
ber01-VHDL13_DWLH_280200-2508280200-dsw--0-ia5     28-Aug-2025 02:30:01                2751
ber01-VHDL13_DWLH_280400-2508280400-dsw--0-ia5     28-Aug-2025 04:59:57                2641
ber01-VHDL13_DWLH_280800-2508280800-dsw--0-ia5     28-Aug-2025 08:30:06                2646
ber01-VHDL13_DWLH_281800-2508281800-dsw--0-ia5     28-Aug-2025 18:30:01                2314
ber01-VHDL13_DWLH_290200-2508290200-dsw--0-ia5     29-Aug-2025 02:30:02                2121
ber01-VHDL13_DWLH_290400-2508290400-dsw--0-ia5     29-Aug-2025 04:59:56                2163
ber01-VHDL13_DWLH_290800-2508290800-dsw--0-ia5     29-Aug-2025 08:30:11                2252
ber01-VHDL13_DWLI_271800-2508271800-dsw--0-ia5     27-Aug-2025 18:30:02                2156
ber01-VHDL13_DWLI_280200-2508280200-dsw--0-ia5     28-Aug-2025 02:30:01                2724
ber01-VHDL13_DWLI_280400-2508280400-dsw--0-ia5     28-Aug-2025 04:59:57                2647
ber01-VHDL13_DWLI_280800-2508280800-dsw--0-ia5     28-Aug-2025 08:30:06                2686
ber01-VHDL13_DWLI_281800-2508281800-dsw--0-ia5     28-Aug-2025 18:30:01                2386
ber01-VHDL13_DWLI_290200-2508290200-dsw--0-ia5     29-Aug-2025 02:30:01                2146
ber01-VHDL13_DWLI_290400-2508290400-dsw--0-ia5     29-Aug-2025 04:59:56                2189
ber01-VHDL13_DWLI_290800-2508290800-dsw--0-ia5     29-Aug-2025 08:30:11                2263
ber01-VHDL13_DWMG_271800-2508271800-dsw--0-ia5     27-Aug-2025 18:30:02                3059
ber01-VHDL13_DWMG_280200-2508280200-dsw--0-ia5     28-Aug-2025 02:30:01                3370
ber01-VHDL13_DWMG_280400-2508280400-dsw--0-ia5     28-Aug-2025 05:00:06                3347
ber01-VHDL13_DWMG_280800-2508280800-dsw--0-ia5     28-Aug-2025 08:30:01                2880
ber01-VHDL13_DWMG_280800_COR-2508280800-dsw--0-ia5 28-Aug-2025 10:18:21                3346
ber01-VHDL13_DWMG_281800-2508281800-dsw--0-ia5     28-Aug-2025 18:30:03                2814
ber01-VHDL13_DWMG_290200-2508290200-dsw--0-ia5     29-Aug-2025 02:30:06                3031
ber01-VHDL13_DWMG_290400-2508290400-dsw--0-ia5     29-Aug-2025 05:00:02                3072
ber01-VHDL13_DWMG_290800-2508290800-dsw--0-ia5     29-Aug-2025 08:30:11                2842
ber01-VHDL13_DWMO_271800-2508271800-dsw--0-ia5     27-Aug-2025 18:30:02                3042
ber01-VHDL13_DWMO_280200-2508280200-dsw--0-ia5     28-Aug-2025 02:30:01                3133
ber01-VHDL13_DWMO_280400-2508280400-dsw--0-ia5     28-Aug-2025 05:00:06                3111
ber01-VHDL13_DWMO_280800-2508280800-dsw--0-ia5     28-Aug-2025 08:30:01                2597
ber01-VHDL13_DWMO_280800_COR-2508280800-dsw--0-ia5 28-Aug-2025 10:18:37                2800
ber01-VHDL13_DWMO_281800-2508281800-dsw--0-ia5     28-Aug-2025 18:30:03                2729
ber01-VHDL13_DWMO_290200-2508290200-dsw--0-ia5     29-Aug-2025 02:30:06                2858
ber01-VHDL13_DWMO_290400-2508290400-dsw--0-ia5     29-Aug-2025 05:00:02                2843
ber01-VHDL13_DWMO_290800-2508290800-dsw--0-ia5     29-Aug-2025 08:30:11                2445
ber01-VHDL13_DWMP_271800-2508271800-dsw--0-ia5     27-Aug-2025 18:30:02                2599
ber01-VHDL13_DWMP_280200-2508280200-dsw--0-ia5     28-Aug-2025 02:30:01                3117
ber01-VHDL13_DWMP_280400-2508280400-dsw--0-ia5     28-Aug-2025 05:00:06                3097
ber01-VHDL13_DWMP_280800-2508280800-dsw--0-ia5     28-Aug-2025 08:30:01                2898
ber01-VHDL13_DWMP_280800_COR-2508280800-dsw--0-ia5 28-Aug-2025 10:18:52                3474
ber01-VHDL13_DWMP_281800-2508281800-dsw--0-ia5     28-Aug-2025 18:30:03                2707
ber01-VHDL13_DWMP_290200-2508290200-dsw--0-ia5     29-Aug-2025 02:30:06                3073
ber01-VHDL13_DWMP_290400-2508290400-dsw--0-ia5     29-Aug-2025 05:00:02                3053
ber01-VHDL13_DWMP_290800-2508290800-dsw--0-ia5     29-Aug-2025 08:30:12                2547
ber01-VHDL13_DWOG_271700-2508271700-dsw--0-ia5     27-Aug-2025 22:29:27                4224
ber01-VHDL13_DWOG_280300-2508280300-dsw--0-ia5     28-Aug-2025 03:00:09                4138
ber01-VHDL13_DWOG_280800-2508280800-dsw--0-ia5     28-Aug-2025 08:30:01                4070
ber01-VHDL13_DWOG_281700-2508281700-dsw--0-ia5     28-Aug-2025 18:00:08                4347
ber01-VHDL13_DWOG_281700_COR-2508281700-dsw--0-ia5 28-Aug-2025 22:19:46                4505
ber01-VHDL13_DWOG_290300-2508290300-dsw--0-ia5     29-Aug-2025 03:00:06                4136
ber01-VHDL13_DWOG_290800-2508290800-dsw--0-ia5     29-Aug-2025 08:30:11                4082
ber01-VHDL13_DWOG_290800_COR-2508290800-dsw--0-ia5 29-Aug-2025 08:31:59                4103
ber01-VHDL13_DWOG_291700_COR-2508291700-dsw--0-ia5 29-Aug-2025 01:54:21                4140
ber01-VHDL13_DWOH_271800-2508271800-dsw--0-ia5     27-Aug-2025 18:28:17                3489
ber01-VHDL13_DWOH_280200-2508280200-dsw--0-ia5     28-Aug-2025 02:28:11                3558
ber01-VHDL13_DWOH_280400-2508280400-dsw--0-ia5     28-Aug-2025 04:58:17                3470
ber01-VHDL13_DWOH_280800-2508280800-dsw--0-ia5     28-Aug-2025 08:28:16                3026
ber01-VHDL13_DWOH_280800_COR-2508280800-dsw--0-ia5 28-Aug-2025 17:43:27                3078
ber01-VHDL13_DWOH_281800-2508281800-dsw--0-ia5     28-Aug-2025 18:28:16                3068
ber01-VHDL13_DWOH_281800_COR-2508281800-dsw--0-ia5 28-Aug-2025 18:37:31                2876
ber01-VHDL13_DWOH_290200-2508290200-dsw--0-ia5     29-Aug-2025 02:28:12                2923
ber01-VHDL13_DWOH_290400-2508290400-dsw--0-ia5     29-Aug-2025 04:58:12                2817
ber01-VHDL13_DWOH_290800-2508290800-dsw--0-ia5     29-Aug-2025 08:28:17                3101
ber01-VHDL13_DWOI_271800-2508271800-dsw--0-ia5     27-Aug-2025 18:28:11                3568
ber01-VHDL13_DWOI_280200-2508280200-dsw--0-ia5     28-Aug-2025 02:28:17                3685
ber01-VHDL13_DWOI_280400-2508280400-dsw--0-ia5     28-Aug-2025 04:58:11                3542
ber01-VHDL13_DWOI_280800-2508280800-dsw--0-ia5     28-Aug-2025 08:28:11                3251
ber01-VHDL13_DWOI_280800_COR-2508280800-dsw--0-ia5 28-Aug-2025 17:43:21                3335
ber01-VHDL13_DWOI_281800-2508281800-dsw--0-ia5     28-Aug-2025 18:28:16                3325
ber01-VHDL13_DWOI_281800_COR-2508281800-dsw--0-ia5 28-Aug-2025 18:37:41                2958
ber01-VHDL13_DWOI_290200-2508290200-dsw--0-ia5     29-Aug-2025 02:28:16                2962
ber01-VHDL13_DWOI_290400-2508290400-dsw--0-ia5     29-Aug-2025 04:58:16                2905
ber01-VHDL13_DWOI_290800-2508290800-dsw--0-ia5     29-Aug-2025 08:28:12                3033
ber01-VHDL13_DWON_271452-2508271452-dsw--0-ia5     27-Aug-2025 14:52:42                3379
ber01-VHDL13_DWON_271702-2508271702-dsw--0-ia5     27-Aug-2025 17:02:37                2779
ber01-VHDL13_DWON_272011-2508272011-dsw--0-ia5     27-Aug-2025 20:11:51                2779
ber01-VHDL13_DWON_272229-2508272229-dsw--0-ia5     27-Aug-2025 22:29:11                3232
ber01-VHDL13_DWON_280232-2508280232-dsw--0-ia5     28-Aug-2025 02:32:26                3232
ber01-VHDL13_DWON_280334-2508280334-dsw--0-ia5     28-Aug-2025 03:34:45                3232
ber01-VHDL13_DWON_280523-2508280523-dsw--0-ia5     28-Aug-2025 05:23:21                3593
ber01-VHDL13_DWON_280605-2508280605-dsw--0-ia5     28-Aug-2025 06:05:16                3619
ber01-VHDL13_DWON_280806-2508280806-dsw--0-ia5     28-Aug-2025 08:07:02                3619
ber01-VHDL13_DWON_281455-2508281455-dsw--0-ia5     28-Aug-2025 14:55:37                3370
ber01-VHDL13_DWON_281639-2508281639-dsw--0-ia5     28-Aug-2025 16:39:40                3362
ber01-VHDL13_DWON_282034-2508282034-dsw--0-ia5     28-Aug-2025 20:34:47                3164
ber01-VHDL13_DWON_282219-2508282219-dsw--0-ia5     28-Aug-2025 22:19:06                3609
ber01-VHDL13_DWON_282357-2508282357-dsw--0-ia5     28-Aug-2025 23:57:41                3074
ber01-VHDL13_DWON_290140-2508290140-dsw--0-ia5     29-Aug-2025 01:40:42                3074
ber01-VHDL13_DWON_290522-2508290522-dsw--0-ia5     29-Aug-2025 05:22:51                3397
ber01-VHDL13_DWON_290627-2508290627-dsw--0-ia5     29-Aug-2025 06:27:16                3483
ber01-VHDL13_DWON_290831-2508290831-dsw--0-ia5     29-Aug-2025 08:31:37                3483
ber01-VHDL13_DWPG_271800-2508271800-dsw--0-ia5     27-Aug-2025 18:30:07                2394
ber01-VHDL13_DWPG_280200-2508280200-dsw--0-ia5     28-Aug-2025 02:30:07                2886
ber01-VHDL13_DWPG_280400-2508280400-dsw--0-ia5     28-Aug-2025 05:00:03                2887
ber01-VHDL13_DWPG_280800-2508280800-dsw--0-ia5     28-Aug-2025 08:30:06                3053
ber01-VHDL13_DWPG_281800-2508281800-dsw--0-ia5     28-Aug-2025 18:30:01                2292
ber01-VHDL13_DWPG_290200-2508290200-dsw--0-ia5     29-Aug-2025 02:30:06                2244
ber01-VHDL13_DWPG_290400-2508290400-dsw--0-ia5     29-Aug-2025 05:00:02                2321
ber01-VHDL13_DWPG_290800-2508290800-dsw--0-ia5     29-Aug-2025 08:30:00                2854
ber01-VHDL13_DWPH_271800-2508271800-dsw--0-ia5     27-Aug-2025 18:30:07                2808
ber01-VHDL13_DWPH_280200-2508280200-dsw--0-ia5     28-Aug-2025 02:30:07                2799
ber01-VHDL13_DWPH_280400-2508280400-dsw--0-ia5     28-Aug-2025 05:00:03                2665
ber01-VHDL13_DWPH_280800-2508280800-dsw--0-ia5     28-Aug-2025 08:30:06                2955
ber01-VHDL13_DWPH_281800-2508281800-dsw--0-ia5     28-Aug-2025 18:30:01                2408
ber01-VHDL13_DWPH_290200-2508290200-dsw--0-ia5     29-Aug-2025 02:30:06                2343
ber01-VHDL13_DWPH_290400-2508290400-dsw--0-ia5     29-Aug-2025 05:00:02                2447
ber01-VHDL13_DWPH_290800-2508290800-dsw--0-ia5     29-Aug-2025 08:30:00                3010
ber01-VHDL13_DWSG_270800_COR-2508270800-dsw--0-ia5 27-Aug-2025 13:27:22                3444
ber01-VHDL13_DWSG_271800-2508271800-dsw--0-ia5     27-Aug-2025 18:30:02                3271
ber01-VHDL13_DWSG_280200-2508280200-dsw--0-ia5     28-Aug-2025 02:30:01                3546
ber01-VHDL13_DWSG_280400-2508280400-dsw--0-ia5     28-Aug-2025 05:00:06                3014
ber01-VHDL13_DWSG_280800-2508280800-dsw--0-ia5     28-Aug-2025 08:30:06                3260
ber01-VHDL13_DWSG_281800-2508281800-dsw--0-ia5     28-Aug-2025 18:30:01                3259
ber01-VHDL13_DWSG_281800_COR-2508281800-dsw--0-ia5 28-Aug-2025 18:53:51                3139
ber01-VHDL13_DWSG_290200-2508290200-dsw--0-ia5     29-Aug-2025 02:30:02                2986
ber01-VHDL13_DWSG_290400-2508290400-dsw--0-ia5     29-Aug-2025 05:00:08                2580
ber01-VHDL13_DWSG_290800-2508290800-dsw--0-ia5     29-Aug-2025 08:30:00                2463
ber01-VHDL17_DWOG_271200-2508271200-dsw--0-ia5     27-Aug-2025 10:53:52                2983
ber01-VHDL17_DWOG_281200-2508281200-dsw--0-ia5     28-Aug-2025 11:08:27                2847
swis2-VHDL20_DWEG_271800-2508271800-dsw--0-ia5     27-Aug-2025 18:45:04                3674
swis2-VHDL20_DWEG_280200-2508280200-dsw--0-ia5     28-Aug-2025 02:45:08                3690
swis2-VHDL20_DWEG_280400-2508280400-dsw--0-ia5     28-Aug-2025 05:15:07                3678
swis2-VHDL20_DWEG_280800-2508280800-dsw--0-ia5     28-Aug-2025 08:45:05                3205
swis2-VHDL20_DWEG_280800_COR-2508280800-dsw--0-ia5 28-Aug-2025 17:43:12                3257
swis2-VHDL20_DWEG_281800-2508281800-dsw--0-ia5     28-Aug-2025 18:45:06                3057
swis2-VHDL20_DWEG_281800_COR-2508281800-dsw--0-ia5 28-Aug-2025 18:37:22                3061
swis2-VHDL20_DWEG_290200-2508290200-dsw--0-ia5     29-Aug-2025 02:45:07                3055
swis2-VHDL20_DWEG_290400-2508290400-dsw--0-ia5     29-Aug-2025 05:15:08                3025
swis2-VHDL20_DWEG_290800-2508290800-dsw--0-ia5     29-Aug-2025 08:45:01                3280
swis2-VHDL20_DWEH_271800-2508271800-dsw--0-ia5     27-Aug-2025 18:45:12                3146
swis2-VHDL20_DWEH_280200-2508280200-dsw--0-ia5     28-Aug-2025 02:45:18                3168
swis2-VHDL20_DWEH_280400-2508280400-dsw--0-ia5     28-Aug-2025 05:15:17                3268
swis2-VHDL20_DWEH_280800-2508280800-dsw--0-ia5     28-Aug-2025 08:45:15                3361
swis2-VHDL20_DWEH_280800_COR-2508280800-dsw--0-ia5 28-Aug-2025 17:43:27                3584
swis2-VHDL20_DWEH_281800-2508281800-dsw--0-ia5     28-Aug-2025 18:45:12                3360
swis2-VHDL20_DWEH_281800_COR-2508281800-dsw--0-ia5 28-Aug-2025 18:37:31                3364
swis2-VHDL20_DWEH_290200-2508290200-dsw--0-ia5     29-Aug-2025 02:45:13                3050
swis2-VHDL20_DWEH_290400-2508290400-dsw--0-ia5     29-Aug-2025 05:15:16                2946
swis2-VHDL20_DWEH_290800-2508290800-dsw--0-ia5     29-Aug-2025 08:45:10                3238
swis2-VHDL20_DWEI_271800-2508271800-dsw--0-ia5     27-Aug-2025 18:45:04                3753
swis2-VHDL20_DWEI_280200-2508280200-dsw--0-ia5     28-Aug-2025 02:45:08                3818
swis2-VHDL20_DWEI_280400-2508280400-dsw--0-ia5     28-Aug-2025 05:15:17                3727
swis2-VHDL20_DWEI_280800-2508280800-dsw--0-ia5     28-Aug-2025 08:45:05                3430
swis2-VHDL20_DWEI_280800_COR-2508280800-dsw--0-ia5 28-Aug-2025 17:43:12                3514
swis2-VHDL20_DWEI_281800-2508281800-dsw--0-ia5     28-Aug-2025 18:45:06                3139
swis2-VHDL20_DWEI_281800_COR-2508281800-dsw--0-ia5 28-Aug-2025 18:37:22                3143
swis2-VHDL20_DWEI_290200-2508290200-dsw--0-ia5     29-Aug-2025 02:45:07                3095
swis2-VHDL20_DWEI_290400-2508290400-dsw--0-ia5     29-Aug-2025 05:15:16                3090
swis2-VHDL20_DWEI_290800-2508290800-dsw--0-ia5     29-Aug-2025 08:45:01                3212
swis2-VHDL20_DWHG_271800-2508271800-dsw--0-ia5     27-Aug-2025 18:45:06                3960
swis2-VHDL20_DWHG_280200-2508280200-dsw--0-ia5     28-Aug-2025 02:45:08                3668
swis2-VHDL20_DWHG_280400-2508280400-dsw--0-ia5     28-Aug-2025 05:00:12                3668
swis2-VHDL20_DWHG_280800-2508280800-dsw--0-ia5     28-Aug-2025 08:45:05                3580
swis2-VHDL20_DWHG_281800-2508281800-dsw--0-ia5     28-Aug-2025 18:45:06                2675
swis2-VHDL20_DWHG_290200-2508290200-dsw--0-ia5     29-Aug-2025 02:45:07                3033
swis2-VHDL20_DWHG_290400-2508290400-dsw--0-ia5     29-Aug-2025 05:00:12                3124
swis2-VHDL20_DWHG_290800-2508290800-dsw--0-ia5     29-Aug-2025 08:45:06                3633
swis2-VHDL20_DWHH_271800-2508271800-dsw--0-ia5     27-Aug-2025 18:45:06                3053
swis2-VHDL20_DWHH_280200-2508280200-dsw--0-ia5     28-Aug-2025 02:45:08                2971
swis2-VHDL20_DWHH_280400-2508280400-dsw--0-ia5     28-Aug-2025 05:00:12                2974
swis2-VHDL20_DWHH_280800-2508280800-dsw--0-ia5     28-Aug-2025 08:45:05                2937
swis2-VHDL20_DWHH_281800-2508281800-dsw--0-ia5     28-Aug-2025 18:45:06                2372
swis2-VHDL20_DWHH_290200-2508290200-dsw--0-ia5     29-Aug-2025 02:45:07                2451
swis2-VHDL20_DWHH_290400-2508290400-dsw--0-ia5     29-Aug-2025 05:00:12                2451
swis2-VHDL20_DWHH_290800-2508290800-dsw--0-ia5     29-Aug-2025 08:45:06                3268
swis2-VHDL20_DWLG_271800-2508271800-dsw--0-ia5     27-Aug-2025 18:45:04                2647
swis2-VHDL20_DWLG_280200-2508280200-dsw--0-ia5     28-Aug-2025 02:45:08                3009
swis2-VHDL20_DWLG_280400-2508280400-dsw--0-ia5     28-Aug-2025 05:00:22                2805
swis2-VHDL20_DWLG_280800-2508280800-dsw--0-ia5     28-Aug-2025 08:45:05                2894
swis2-VHDL20_DWLG_281800-2508281800-dsw--0-ia5     28-Aug-2025 18:45:02                2336
swis2-VHDL20_DWLG_290200-2508290200-dsw--0-ia5     29-Aug-2025 02:45:07                2317
swis2-VHDL20_DWLG_290400-2508290400-dsw--0-ia5     29-Aug-2025 05:00:22                2508
swis2-VHDL20_DWLG_290800-2508290800-dsw--0-ia5     29-Aug-2025 08:45:06                2567
swis2-VHDL20_DWLH_271800-2508271800-dsw--0-ia5     27-Aug-2025 18:45:04                2507
swis2-VHDL20_DWLH_280200-2508280200-dsw--0-ia5     28-Aug-2025 02:45:08                2972
swis2-VHDL20_DWLH_280400-2508280400-dsw--0-ia5     28-Aug-2025 05:00:22                2862
swis2-VHDL20_DWLH_280800-2508280800-dsw--0-ia5     28-Aug-2025 08:45:05                2867
swis2-VHDL20_DWLH_281800-2508281800-dsw--0-ia5     28-Aug-2025 18:45:02                2535
swis2-VHDL20_DWLH_290200-2508290200-dsw--0-ia5     29-Aug-2025 02:45:07                2342
swis2-VHDL20_DWLH_290400-2508290400-dsw--0-ia5     29-Aug-2025 05:00:22                2384
swis2-VHDL20_DWLH_290800-2508290800-dsw--0-ia5     29-Aug-2025 08:45:06                2473
swis2-VHDL20_DWLI_271800-2508271800-dsw--0-ia5     27-Aug-2025 18:45:04                2377
swis2-VHDL20_DWLI_280200-2508280200-dsw--0-ia5     28-Aug-2025 02:45:08                2945
swis2-VHDL20_DWLI_280400-2508280400-dsw--0-ia5     28-Aug-2025 05:00:22                2865
swis2-VHDL20_DWLI_280800-2508280800-dsw--0-ia5     28-Aug-2025 08:45:05                2907
swis2-VHDL20_DWLI_281800-2508281800-dsw--0-ia5     28-Aug-2025 18:45:02                2607
swis2-VHDL20_DWLI_290200-2508290200-dsw--0-ia5     29-Aug-2025 02:45:07                2367
swis2-VHDL20_DWLI_290400-2508290400-dsw--0-ia5     29-Aug-2025 05:00:22                2407
swis2-VHDL20_DWLI_290800-2508290800-dsw--0-ia5     29-Aug-2025 08:45:06                2484
swis2-VHDL20_DWMG_271800-2508271800-dsw--0-ia5     27-Aug-2025 18:45:04                3270
swis2-VHDL20_DWMG_280200-2508280200-dsw--0-ia5     28-Aug-2025 02:45:08                3600
swis2-VHDL20_DWMG_280400-2508280400-dsw--0-ia5     28-Aug-2025 05:00:06                3558
swis2-VHDL20_DWMG_280800-2508280800-dsw--0-ia5     28-Aug-2025 08:45:05                3091
swis2-VHDL20_DWMG_280800_COR-2508280800-dsw--0-ia5 28-Aug-2025 10:18:21                3876
swis2-VHDL20_DWMG_281800-2508281800-dsw--0-ia5     28-Aug-2025 18:45:02                3025
swis2-VHDL20_DWMG_290200-2508290200-dsw--0-ia5     29-Aug-2025 02:45:07                3245
swis2-VHDL20_DWMG_290400-2508290400-dsw--0-ia5     29-Aug-2025 05:00:02                3283
swis2-VHDL20_DWMG_290800-2508290800-dsw--0-ia5     29-Aug-2025 08:45:06                3053
swis2-VHDL20_DWMO_271800-2508271800-dsw--0-ia5     27-Aug-2025 18:45:04                2824
swis2-VHDL20_DWMO_280200-2508280200-dsw--0-ia5     28-Aug-2025 02:45:08                3348
swis2-VHDL20_DWMO_280400-2508280400-dsw--0-ia5     28-Aug-2025 05:00:06                3326
swis2-VHDL20_DWMO_280800-2508280800-dsw--0-ia5     28-Aug-2025 08:45:05                2809
swis2-VHDL20_DWMO_280800_COR-2508280800-dsw--0-ia5 28-Aug-2025 10:18:37                3335
swis2-VHDL20_DWMO_281800-2508281800-dsw--0-ia5     28-Aug-2025 18:45:02                2941
swis2-VHDL20_DWMO_290200-2508290200-dsw--0-ia5     29-Aug-2025 02:45:07                3073
swis2-VHDL20_DWMO_290400-2508290400-dsw--0-ia5     29-Aug-2025 05:00:02                3058
swis2-VHDL20_DWMO_290800-2508290800-dsw--0-ia5     29-Aug-2025 08:45:06                2657
swis2-VHDL20_DWMP_271800-2508271800-dsw--0-ia5     27-Aug-2025 18:45:04                2798
swis2-VHDL20_DWMP_280200-2508280200-dsw--0-ia5     28-Aug-2025 02:45:08                3329
swis2-VHDL20_DWMP_280400-2508280400-dsw--0-ia5     28-Aug-2025 05:00:06                3309
swis2-VHDL20_DWMP_280800-2508280800-dsw--0-ia5     28-Aug-2025 08:45:05                3110
swis2-VHDL20_DWMP_280800_COR-2508280800-dsw--0-ia5 28-Aug-2025 10:18:52                4006
swis2-VHDL20_DWMP_281800-2508281800-dsw--0-ia5     28-Aug-2025 18:45:02                2899
swis2-VHDL20_DWMP_290200-2508290200-dsw--0-ia5     29-Aug-2025 02:45:07                3285
swis2-VHDL20_DWMP_290400-2508290400-dsw--0-ia5     29-Aug-2025 05:00:02                3265
swis2-VHDL20_DWMP_290800-2508290800-dsw--0-ia5     29-Aug-2025 08:45:06                2759
swis2-VHDL20_DWPG_271800-2508271800-dsw--0-ia5     27-Aug-2025 18:45:04                2591
swis2-VHDL20_DWPG_280200-2508280200-dsw--0-ia5     28-Aug-2025 02:45:08                3083
swis2-VHDL20_DWPG_280400-2508280400-dsw--0-ia5     28-Aug-2025 05:00:03                3082
swis2-VHDL20_DWPG_280800-2508280800-dsw--0-ia5     28-Aug-2025 08:45:05                3250
swis2-VHDL20_DWPG_281800-2508281800-dsw--0-ia5     28-Aug-2025 18:45:06                2489
swis2-VHDL20_DWPG_290200-2508290200-dsw--0-ia5     29-Aug-2025 02:45:07                2441
swis2-VHDL20_DWPG_290400-2508290400-dsw--0-ia5     29-Aug-2025 05:00:02                2516
swis2-VHDL20_DWPG_290800-2508290800-dsw--0-ia5     29-Aug-2025 08:45:06                3051
swis2-VHDL20_DWPH_271800-2508271800-dsw--0-ia5     27-Aug-2025 18:45:04                3005
swis2-VHDL20_DWPH_280200-2508280200-dsw--0-ia5     28-Aug-2025 02:45:08                2996
swis2-VHDL20_DWPH_280400-2508280400-dsw--0-ia5     28-Aug-2025 05:00:03                2862
swis2-VHDL20_DWPH_280800-2508280800-dsw--0-ia5     28-Aug-2025 08:45:05                3152
swis2-VHDL20_DWPH_281800-2508281800-dsw--0-ia5     28-Aug-2025 18:45:06                2616
swis2-VHDL20_DWPH_290200-2508290200-dsw--0-ia5     29-Aug-2025 02:45:07                2540
swis2-VHDL20_DWPH_290400-2508290400-dsw--0-ia5     29-Aug-2025 05:00:02                2644
swis2-VHDL20_DWPH_290800-2508290800-dsw--0-ia5     29-Aug-2025 08:45:06                3207
swis2-VHDL20_DWSG_270800_COR-2508270800-dsw--0-ia5 27-Aug-2025 13:27:22                3674
swis2-VHDL20_DWSG_271300-2508271300-dsw--0-ia5     27-Aug-2025 13:45:02                3670
swis2-VHDL20_DWSG_271800-2508271800-dsw--0-ia5     27-Aug-2025 18:45:04                3503
swis2-VHDL20_DWSG_280200-2508280200-dsw--0-ia5     28-Aug-2025 02:45:08                3780
swis2-VHDL20_DWSG_280400-2508280400-dsw--0-ia5     28-Aug-2025 05:15:01                3245
swis2-VHDL20_DWSG_280800-2508280800-dsw--0-ia5     28-Aug-2025 08:45:05                3491
swis2-VHDL20_DWSG_281300-2508281300-dsw--0-ia5     28-Aug-2025 13:45:04                3491
swis2-VHDL20_DWSG_281800-2508281800-dsw--0-ia5     28-Aug-2025 18:45:02                3491
swis2-VHDL20_DWSG_281800_COR-2508281800-dsw--0-ia5 28-Aug-2025 18:53:51                3371
swis2-VHDL20_DWSG_290200-2508290200-dsw--0-ia5     29-Aug-2025 02:45:07                3220
swis2-VHDL20_DWSG_290400-2508290400-dsw--0-ia5     29-Aug-2025 05:15:01                2811
swis2-VHDL20_DWSG_290800-2508290800-dsw--0-ia5     29-Aug-2025 08:45:01                2693
wst04-VHDL20_DWEG_271800-2508271800-omedes--0.pdf  27-Aug-2025 18:45:22              275753
wst04-VHDL20_DWEG_280200-2508280200-omedes--0.pdf  28-Aug-2025 02:45:18              274847
wst04-VHDL20_DWEG_280400-2508280400-omedes--0.pdf  28-Aug-2025 05:15:11              275477
wst04-VHDL20_DWEG_280800-2508280800-omedes--0.pdf  28-Aug-2025 08:45:15              275294
wst04-VHDL20_DWEG_280800_COR-2508280800-omedes-..> 28-Aug-2025 17:43:27              272861
wst04-VHDL20_DWEG_281800-2508281800-omedes--0.pdf  28-Aug-2025 18:45:22              272709
wst04-VHDL20_DWEG_281800_COR-2508281800-omedes-..> 28-Aug-2025 18:37:31              272709
wst04-VHDL20_DWEG_290200-2508290200-omedes--0.pdf  29-Aug-2025 02:45:21              272566
wst04-VHDL20_DWEG_290400-2508290400-omedes--0.pdf  29-Aug-2025 05:15:12              273077
wst04-VHDL20_DWEG_290800-2508290800-omedes--0.pdf  29-Aug-2025 08:45:15              273226
wst04-VHDL20_DWEH_271800-2508271800-omedes--0.pdf  27-Aug-2025 18:45:18              272985
wst04-VHDL20_DWEH_280200-2508280200-omedes--0.pdf  28-Aug-2025 02:45:18              273065
wst04-VHDL20_DWEH_280400-2508280400-omedes--0.pdf  28-Aug-2025 05:15:17              273566
wst04-VHDL20_DWEH_280800-2508280800-omedes--0.pdf  28-Aug-2025 08:45:20              273719
wst04-VHDL20_DWEH_280800_COR-2508280800-omedes-..> 28-Aug-2025 17:43:27              271030
wst04-VHDL20_DWEH_281800-2508281800-omedes--0.pdf  28-Aug-2025 18:45:22              270237
wst04-VHDL20_DWEH_281800_COR-2508281800-omedes-..> 28-Aug-2025 18:37:31              270237
wst04-VHDL20_DWEH_290200-2508290200-omedes--0.pdf  29-Aug-2025 02:45:21              270383
wst04-VHDL20_DWEH_290400-2508290400-omedes--0.pdf  29-Aug-2025 05:15:16              270281
wst04-VHDL20_DWEH_290800-2508290800-omedes--0.pdf  29-Aug-2025 08:45:10              270487
wst04-VHDL20_DWEI_271800-2508271800-omedes--0.pdf  27-Aug-2025 18:45:22              384638
wst04-VHDL20_DWEI_280200-2508280200-omedes--0.pdf  28-Aug-2025 02:45:18              384838
wst04-VHDL20_DWEI_280400-2508280400-omedes--0.pdf  28-Aug-2025 05:15:17              384348
wst04-VHDL20_DWEI_280800-2508280800-omedes--0.pdf  28-Aug-2025 08:45:23              384223
wst04-VHDL20_DWEI_280800_COR-2508280800-omedes-..> 28-Aug-2025 17:43:31              378750
wst04-VHDL20_DWEI_281800-2508281800-omedes--0.pdf  28-Aug-2025 18:45:22              378513
wst04-VHDL20_DWEI_281800_COR-2508281800-omedes-..> 28-Aug-2025 18:37:41              378513
wst04-VHDL20_DWEI_290200-2508290200-omedes--0.pdf  29-Aug-2025 02:45:21              379329
wst04-VHDL20_DWEI_290400-2508290400-omedes--0.pdf  29-Aug-2025 05:15:16              378891
wst04-VHDL20_DWEI_290800-2508290800-omedes--0.pdf  29-Aug-2025 08:45:22              378958
wst04-VHDL20_DWHG_271800-2508271800-omedes--0.pdf  27-Aug-2025 18:45:22              382488
wst04-VHDL20_DWHG_280200-2508280200-omedes--0.pdf  28-Aug-2025 02:45:18              381285
wst04-VHDL20_DWHG_280400-2508280400-omedes--0.pdf  28-Aug-2025 05:00:16              381351
wst04-VHDL20_DWHG_280800-2508280800-omedes--0.pdf  28-Aug-2025 08:45:23              381805
wst04-VHDL20_DWHG_281800-2508281800-omedes--0.pdf  28-Aug-2025 18:45:26              375916
wst04-VHDL20_DWHG_290200-2508290200-omedes--0.pdf  29-Aug-2025 02:45:13              376830
wst04-VHDL20_DWHG_290400-2508290400-omedes--0.pdf  29-Aug-2025 05:00:12              376889
wst04-VHDL20_DWHG_290800-2508290800-omedes--0.pdf  29-Aug-2025 08:45:22              378308
wst04-VHDL20_DWHH_271800-2508271800-omedes--0.pdf  27-Aug-2025 18:45:26              374736
wst04-VHDL20_DWHH_280200-2508280200-omedes--0.pdf  28-Aug-2025 02:45:18              374353
wst04-VHDL20_DWHH_280400-2508280400-omedes--0.pdf  28-Aug-2025 05:00:16              374392
wst04-VHDL20_DWHH_280800-2508280800-omedes--0.pdf  28-Aug-2025 08:45:23              374296
wst04-VHDL20_DWHH_281800-2508281800-omedes--0.pdf  28-Aug-2025 18:45:26              369588
wst04-VHDL20_DWHH_290200-2508290200-omedes--0.pdf  29-Aug-2025 02:45:13              370071
wst04-VHDL20_DWHH_290400-2508290400-omedes--0.pdf  29-Aug-2025 05:00:12              370028
wst04-VHDL20_DWHH_290800-2508290800-omedes--0.pdf  29-Aug-2025 08:45:18              371539
wst04-VHDL20_DWLG_271800-2508271800-omedes--0.pdf  27-Aug-2025 18:40:32              375506
wst04-VHDL20_DWLG_280200-2508280200-omedes--0.pdf  28-Aug-2025 02:40:31              376471
wst04-VHDL20_DWLG_280400-2508280400-omedes--0.pdf  28-Aug-2025 04:59:41              376053
wst04-VHDL20_DWLG_280800-2508280800-omedes--0.pdf  28-Aug-2025 08:40:31              376088
wst04-VHDL20_DWLG_281800-2508281800-omedes--0.pdf  28-Aug-2025 18:40:31              369599
wst04-VHDL20_DWLG_290200-2508290200-omedes--0.pdf  29-Aug-2025 02:40:34              369389
wst04-VHDL20_DWLG_290400-2508290400-omedes--0.pdf  29-Aug-2025 04:59:42              369790
wst04-VHDL20_DWLG_290800-2508290800-omedes--0.pdf  29-Aug-2025 08:40:31              369972
wst04-VHDL20_DWLH_271800-2508271800-omedes--0.pdf  27-Aug-2025 18:40:22              378129
wst04-VHDL20_DWLH_280200-2508280200-omedes--0.pdf  28-Aug-2025 02:40:25              378305
wst04-VHDL20_DWLH_280400-2508280400-omedes--0.pdf  28-Aug-2025 04:59:41              377856
wst04-VHDL20_DWLH_280800-2508280800-omedes--0.pdf  28-Aug-2025 08:40:23              377897
wst04-VHDL20_DWLH_281800-2508281800-omedes--0.pdf  28-Aug-2025 18:40:21              369445
wst04-VHDL20_DWLH_290200-2508290200-omedes--0.pdf  29-Aug-2025 02:40:22              369401
wst04-VHDL20_DWLH_290400-2508290400-omedes--0.pdf  29-Aug-2025 04:59:42              370103
wst04-VHDL20_DWLH_290800-2508290800-omedes--0.pdf  29-Aug-2025 08:40:23              370305
wst04-VHDL20_DWLI_271800-2508271800-omedes--0.pdf  27-Aug-2025 18:40:42              378750
wst04-VHDL20_DWLI_280200-2508280200-omedes--0.pdf  28-Aug-2025 02:40:46              379011
wst04-VHDL20_DWLI_280400-2508280400-omedes--0.pdf  28-Aug-2025 04:59:41              378921
wst04-VHDL20_DWLI_280800-2508280800-omedes--0.pdf  28-Aug-2025 08:40:41              378968
wst04-VHDL20_DWLI_281800-2508281800-omedes--0.pdf  28-Aug-2025 18:40:41              367867
wst04-VHDL20_DWLI_290200-2508290200-omedes--0.pdf  29-Aug-2025 02:40:45              367791
wst04-VHDL20_DWLI_290400-2508290400-omedes--0.pdf  29-Aug-2025 04:59:42              368487
wst04-VHDL20_DWLI_290800-2508290800-omedes--0.pdf  29-Aug-2025 08:40:41              368710
wst04-VHDL20_DWMG_271800-2508271800-omedes--0.pdf  27-Aug-2025 18:45:22              586796
wst04-VHDL20_DWMG_280200-2508280200-omedes--0.pdf  28-Aug-2025 02:45:22              587669
wst04-VHDL20_DWMG_280400-2508280400-omedes--0.pdf  28-Aug-2025 05:00:16              587022
wst04-VHDL20_DWMG_280800-2508280800-omedes--0.pdf  28-Aug-2025 08:45:20              587287
wst04-VHDL20_DWMG_280800_COR-2508280800-omedes-..> 28-Aug-2025 10:18:31              584911
wst04-VHDL20_DWMG_281800-2508281800-omedes--0.pdf  28-Aug-2025 18:45:18              582713
wst04-VHDL20_DWMG_290200-2508290200-omedes--0.pdf  29-Aug-2025 02:45:28              583646
wst04-VHDL20_DWMG_290400-2508290400-omedes--0.pdf  29-Aug-2025 05:00:16              584245
wst04-VHDL20_DWMG_290800-2508290800-omedes--0.pdf  29-Aug-2025 08:45:26              583731
wst04-VHDL20_DWMO_271800-2508271800-omedes--0.pdf  27-Aug-2025 18:45:12              482739
wst04-VHDL20_DWMO_280200-2508280200-omedes--0.pdf  28-Aug-2025 02:45:18              484670
wst04-VHDL20_DWMO_280400-2508280400-omedes--0.pdf  28-Aug-2025 05:00:12              485117
wst04-VHDL20_DWMO_280800-2508280800-omedes--0.pdf  28-Aug-2025 08:45:15              484060
wst04-VHDL20_DWMO_280800_COR-2508280800-omedes-..> 28-Aug-2025 10:18:46              479832
wst04-VHDL20_DWMO_281800-2508281800-omedes--0.pdf  28-Aug-2025 18:45:18              478096
wst04-VHDL20_DWMO_290200-2508290200-omedes--0.pdf  29-Aug-2025 02:45:21              478825
wst04-VHDL20_DWMO_290400-2508290400-omedes--0.pdf  29-Aug-2025 05:00:16              478971
wst04-VHDL20_DWMO_290800-2508290800-omedes--0.pdf  29-Aug-2025 08:45:22              477648
wst04-VHDL20_DWMP_271800-2508271800-omedes--0.pdf  27-Aug-2025 18:45:18              582836
wst04-VHDL20_DWMP_280200-2508280200-omedes--0.pdf  28-Aug-2025 02:45:22              583041
wst04-VHDL20_DWMP_280400-2508280400-omedes--0.pdf  28-Aug-2025 05:00:16              583426
wst04-VHDL20_DWMP_280800-2508280800-omedes--0.pdf  28-Aug-2025 08:45:20              583811
wst04-VHDL20_DWMP_280800_COR-2508280800-omedes-..> 28-Aug-2025 10:19:02              581535
wst04-VHDL20_DWMP_281800-2508281800-omedes--0.pdf  28-Aug-2025 18:45:18              579780
wst04-VHDL20_DWMP_290200-2508290200-omedes--0.pdf  29-Aug-2025 02:45:21              579851
wst04-VHDL20_DWMP_290400-2508290400-omedes--0.pdf  29-Aug-2025 05:00:16              580602
wst04-VHDL20_DWMP_290800-2508290800-omedes--0.pdf  29-Aug-2025 08:45:22              579246
wst04-VHDL20_DWPG_271800-2508271800-omedes--0.pdf  27-Aug-2025 18:45:16              386860
wst04-VHDL20_DWPG_280200-2508280200-omedes--0.pdf  28-Aug-2025 02:45:26              387498
wst04-VHDL20_DWPG_280400-2508280400-omedes--0.pdf  28-Aug-2025 05:00:12              387653
wst04-VHDL20_DWPG_280800-2508280800-omedes--0.pdf  28-Aug-2025 08:45:29              432326
wst04-VHDL20_DWPG_281800-2508281800-omedes--0.pdf  28-Aug-2025 18:45:10              375667
wst04-VHDL20_DWPG_290200-2508290200-omedes--0.pdf  29-Aug-2025 02:45:21              377249
wst04-VHDL20_DWPG_290400-2508290400-omedes--0.pdf  29-Aug-2025 05:00:12              377502
wst04-VHDL20_DWPG_290800-2508290800-omedes--0.pdf  29-Aug-2025 08:45:18              422419
wst04-VHDL20_DWPH_271800-2508271800-omedes--0.pdf  27-Aug-2025 18:45:12              320211
wst04-VHDL20_DWPH_280200-2508280200-omedes--0.pdf  28-Aug-2025 02:45:22              276007
wst04-VHDL20_DWPH_280400-2508280400-omedes--0.pdf  28-Aug-2025 05:00:12              275597
wst04-VHDL20_DWPH_280800-2508280800-omedes--0.pdf  28-Aug-2025 08:45:29              320418
wst04-VHDL20_DWPH_281800-2508281800-omedes--0.pdf  28-Aug-2025 18:45:10              312214
wst04-VHDL20_DWPH_290200-2508290200-omedes--0.pdf  29-Aug-2025 02:45:21              268282
wst04-VHDL20_DWPH_290400-2508290400-omedes--0.pdf  29-Aug-2025 05:00:12              268597
wst04-VHDL20_DWPH_290800-2508290800-omedes--0.pdf  29-Aug-2025 08:45:18              313362
wst04-VHDL20_DWSG_270800-2508270800-omedes--0.pdf  27-Aug-2025 13:27:32              383738
wst04-VHDL20_DWSG_271300-2508271300-omedes--0.pdf  27-Aug-2025 13:45:11              383718
wst04-VHDL20_DWSG_271800-2508271800-omedes--0.pdf  27-Aug-2025 18:45:16              383604
wst04-VHDL20_DWSG_280200-2508280200-omedes--0.pdf  28-Aug-2025 02:45:22              382918
wst04-VHDL20_DWSG_280400-2508280400-omedes--0.pdf  28-Aug-2025 05:15:11              383154
wst04-VHDL20_DWSG_280800-2508280800-omedes--0.pdf  28-Aug-2025 08:45:23              383416
wst04-VHDL20_DWSG_281300-2508281300-omedes--0.pdf  28-Aug-2025 13:45:12              382559
wst04-VHDL20_DWSG_281800-2508281800-omedes--0.pdf  28-Aug-2025 18:54:01              382132
wst04-VHDL20_DWSG_290200-2508290200-omedes--0.pdf  29-Aug-2025 02:45:28              381709
wst04-VHDL20_DWSG_290400-2508290400-omedes--0.pdf  29-Aug-2025 05:15:12              381089
wst04-VHDL20_DWSG_290800-2508290800-omedes--0.pdf  29-Aug-2025 08:45:12              381093