Index of /weather/text_forecasts/txt/
../
FPDL13_DWMZ_100600 10-Apr-2025 14:53:18 4661
FPDL13_DWMZ_110600 11-Apr-2025 13:22:18 4852
SXDL31_DWAV_100800 10-Apr-2025 07:04:58 7249
SXDL31_DWAV_101800 10-Apr-2025 16:44:55 8596
SXDL31_DWAV_110800 11-Apr-2025 07:24:19 12230
SXDL31_DWAV_111800 11-Apr-2025 14:08:13 6949
SXDL31_DWAV_LATEST 11-Apr-2025 14:08:13 6949
SXDL33_DWAV_100000 10-Apr-2025 09:52:38 11390
SXDL33_DWAV_110000 11-Apr-2025 10:20:14 9787
SXDL33_DWAV_LATEST 11-Apr-2025 10:20:14 9787
ber01-FWDL39_DWMS_101230-2504101230-dsw--0-ia5 10-Apr-2025 11:37:16 1196
ber01-FWDL39_DWMS_111230-2504111230-dsw--0-ia5 11-Apr-2025 12:01:07 965
ber01-VHDL13_DWEH_100800-2504100800-dsw--0-ia5 10-Apr-2025 08:28:11 2746
ber01-VHDL13_DWEH_101800-2504101800-dsw--0-ia5 10-Apr-2025 18:28:11 2660
ber01-VHDL13_DWEH_110200-2504110200-dsw--0-ia5 11-Apr-2025 02:28:07 2677
ber01-VHDL13_DWEH_110400-2504110400-dsw--0-ia5 11-Apr-2025 04:58:10 2673
ber01-VHDL13_DWEH_110800-2504110800-dsw--0-ia5 11-Apr-2025 08:28:12 2682
ber01-VHDL13_DWEH_111800-2504111800-dsw--0-ia5 11-Apr-2025 18:28:12 2349
ber01-VHDL13_DWEH_120200-2504120200-dsw--0-ia5 12-Apr-2025 02:28:11 2619
ber01-VHDL13_DWEH_120400-2504120400-dsw--0-ia5 12-Apr-2025 04:58:11 2633
ber01-VHDL13_DWHG_100800-2504100800-dsw--0-ia5 10-Apr-2025 08:30:07 2632
ber01-VHDL13_DWHG_101800-2504101800-dsw--0-ia5 10-Apr-2025 18:30:08 2692
ber01-VHDL13_DWHG_101800_COR-2504101800-dsw--0-ia5 10-Apr-2025 22:43:46 2653
ber01-VHDL13_DWHG_110200-2504110200-dsw--0-ia5 11-Apr-2025 02:30:07 2943
ber01-VHDL13_DWHG_110400-2504110400-dsw--0-ia5 11-Apr-2025 05:00:06 2950
ber01-VHDL13_DWHG_110800-2504110800-dsw--0-ia5 11-Apr-2025 08:30:08 2859
ber01-VHDL13_DWHG_111800-2504111800-dsw--0-ia5 11-Apr-2025 18:30:06 2301
ber01-VHDL13_DWHG_120200-2504120200-dsw--0-ia5 12-Apr-2025 02:30:06 2523
ber01-VHDL13_DWHG_120400-2504120400-dsw--0-ia5 12-Apr-2025 05:00:06 2528
ber01-VHDL13_DWHH_100800-2504100800-dsw--0-ia5 10-Apr-2025 08:30:07 2803
ber01-VHDL13_DWHH_101800-2504101800-dsw--0-ia5 10-Apr-2025 18:30:08 2758
ber01-VHDL13_DWHH_101800_COR-2504101800-dsw--0-ia5 10-Apr-2025 22:45:37 2480
ber01-VHDL13_DWHH_110200-2504110200-dsw--0-ia5 11-Apr-2025 02:30:07 2607
ber01-VHDL13_DWHH_110400-2504110400-dsw--0-ia5 11-Apr-2025 05:00:06 2710
ber01-VHDL13_DWHH_110800-2504110800-dsw--0-ia5 11-Apr-2025 08:30:08 2869
ber01-VHDL13_DWHH_111800-2504111800-dsw--0-ia5 11-Apr-2025 18:30:06 2340
ber01-VHDL13_DWHH_120200-2504120200-dsw--0-ia5 12-Apr-2025 02:30:06 2428
ber01-VHDL13_DWHH_120400-2504120400-dsw--0-ia5 12-Apr-2025 05:00:06 2433
ber01-VHDL13_DWLG_100800-2504100800-dsw--0-ia5 10-Apr-2025 08:30:02 2431
ber01-VHDL13_DWLG_101800-2504101800-dsw--0-ia5 10-Apr-2025 18:30:03 2233
ber01-VHDL13_DWLG_110200-2504110200-dsw--0-ia5 11-Apr-2025 02:30:03 2127
ber01-VHDL13_DWLG_110400-2504110400-dsw--0-ia5 11-Apr-2025 04:59:56 2160
ber01-VHDL13_DWLG_110800-2504110800-dsw--0-ia5 11-Apr-2025 08:30:03 2218
ber01-VHDL13_DWLG_111800-2504111800-dsw--0-ia5 11-Apr-2025 18:30:02 1747
ber01-VHDL13_DWLG_120200-2504120200-dsw--0-ia5 12-Apr-2025 02:30:02 1977
ber01-VHDL13_DWLG_120400-2504120400-dsw--0-ia5 12-Apr-2025 04:59:56 2038
ber01-VHDL13_DWLH_100800-2504100800-dsw--0-ia5 10-Apr-2025 08:30:02 2273
ber01-VHDL13_DWLH_101800-2504101800-dsw--0-ia5 10-Apr-2025 18:30:03 2279
ber01-VHDL13_DWLH_110200-2504110200-dsw--0-ia5 11-Apr-2025 02:30:03 2267
ber01-VHDL13_DWLH_110400-2504110400-dsw--0-ia5 11-Apr-2025 04:59:56 2245
ber01-VHDL13_DWLH_110800-2504110800-dsw--0-ia5 11-Apr-2025 08:30:03 2066
ber01-VHDL13_DWLH_111800-2504111800-dsw--0-ia5 11-Apr-2025 18:30:02 1738
ber01-VHDL13_DWLH_120200-2504120200-dsw--0-ia5 12-Apr-2025 02:30:02 2065
ber01-VHDL13_DWLH_120400-2504120400-dsw--0-ia5 12-Apr-2025 04:59:56 2114
ber01-VHDL13_DWLI_100800-2504100800-dsw--0-ia5 10-Apr-2025 08:30:02 2041
ber01-VHDL13_DWLI_101800-2504101800-dsw--0-ia5 10-Apr-2025 18:30:03 2007
ber01-VHDL13_DWLI_110200-2504110200-dsw--0-ia5 11-Apr-2025 02:30:03 1997
ber01-VHDL13_DWLI_110400-2504110400-dsw--0-ia5 11-Apr-2025 04:59:56 2040
ber01-VHDL13_DWLI_110800-2504110800-dsw--0-ia5 11-Apr-2025 08:30:03 1856
ber01-VHDL13_DWLI_111800-2504111800-dsw--0-ia5 11-Apr-2025 18:30:02 1727
ber01-VHDL13_DWLI_120200-2504120200-dsw--0-ia5 12-Apr-2025 02:30:02 1930
ber01-VHDL13_DWLI_120400-2504120400-dsw--0-ia5 12-Apr-2025 04:59:56 1947
ber01-VHDL13_DWMG_100800-2504100800-dsw--0-ia5 10-Apr-2025 08:30:07 2219
ber01-VHDL13_DWMG_101800-2504101800-dsw--0-ia5 10-Apr-2025 18:30:03 1984
ber01-VHDL13_DWMG_110200-2504110200-dsw--0-ia5 11-Apr-2025 02:30:03 2182
ber01-VHDL13_DWMG_110400-2504110400-dsw--0-ia5 11-Apr-2025 05:00:02 2182
ber01-VHDL13_DWMG_110800-2504110800-dsw--0-ia5 11-Apr-2025 08:30:08 1987
ber01-VHDL13_DWMG_111800-2504111800-dsw--0-ia5 11-Apr-2025 18:30:02 1703
ber01-VHDL13_DWMG_120200-2504120200-dsw--0-ia5 12-Apr-2025 02:30:02 2028
ber01-VHDL13_DWMG_120400-2504120400-dsw--0-ia5 12-Apr-2025 05:00:02 2035
ber01-VHDL13_DWMO_100800-2504100800-dsw--0-ia5 10-Apr-2025 08:30:07 2477
ber01-VHDL13_DWMO_101800-2504101800-dsw--0-ia5 10-Apr-2025 18:30:03 2081
ber01-VHDL13_DWMO_110200-2504110200-dsw--0-ia5 11-Apr-2025 02:30:03 2285
ber01-VHDL13_DWMO_110400-2504110400-dsw--0-ia5 11-Apr-2025 05:00:02 2283
ber01-VHDL13_DWMO_110800-2504110800-dsw--0-ia5 11-Apr-2025 08:30:03 2083
ber01-VHDL13_DWMO_111800-2504111800-dsw--0-ia5 11-Apr-2025 18:30:02 1830
ber01-VHDL13_DWMO_120200-2504120200-dsw--0-ia5 12-Apr-2025 02:30:02 2219
ber01-VHDL13_DWMO_120400-2504120400-dsw--0-ia5 12-Apr-2025 05:00:02 2240
ber01-VHDL13_DWMP_100800-2504100800-dsw--0-ia5 10-Apr-2025 08:30:08 2431
ber01-VHDL13_DWMP_101800-2504101800-dsw--0-ia5 10-Apr-2025 18:30:03 2143
ber01-VHDL13_DWMP_110200-2504110200-dsw--0-ia5 11-Apr-2025 02:30:03 2328
ber01-VHDL13_DWMP_110400-2504110400-dsw--0-ia5 11-Apr-2025 05:00:02 2326
ber01-VHDL13_DWMP_110800-2504110800-dsw--0-ia5 11-Apr-2025 08:30:03 2132
ber01-VHDL13_DWMP_111800-2504111800-dsw--0-ia5 11-Apr-2025 18:30:02 1757
ber01-VHDL13_DWMP_120200-2504120200-dsw--0-ia5 12-Apr-2025 02:30:02 2070
ber01-VHDL13_DWMP_120400-2504120400-dsw--0-ia5 12-Apr-2025 05:00:02 2091
ber01-VHDL13_DWOG_100800-2504100800-dsw--0-ia5 10-Apr-2025 08:30:07 3947
ber01-VHDL13_DWOG_101700-2504101700-dsw--0-ia5 10-Apr-2025 18:00:01 4126
ber01-VHDL13_DWOG_110300-2504110300-dsw--0-ia5 11-Apr-2025 03:00:03 4155
ber01-VHDL13_DWOG_110800-2504110800-dsw--0-ia5 11-Apr-2025 08:30:03 4165
ber01-VHDL13_DWOG_111700-2504111700-dsw--0-ia5 11-Apr-2025 18:00:02 3143
ber01-VHDL13_DWOG_120300-2504120300-dsw--0-ia5 12-Apr-2025 03:00:07 3451
ber01-VHDL13_DWOH_100800-2504100800-dsw--0-ia5 10-Apr-2025 08:28:11 2731
ber01-VHDL13_DWOH_101800-2504101800-dsw--0-ia5 10-Apr-2025 18:28:11 2661
ber01-VHDL13_DWOH_110200-2504110200-dsw--0-ia5 11-Apr-2025 02:28:11 2524
ber01-VHDL13_DWOH_110400-2504110400-dsw--0-ia5 11-Apr-2025 04:58:10 2573
ber01-VHDL13_DWOH_110800-2504110800-dsw--0-ia5 11-Apr-2025 08:28:12 2606
ber01-VHDL13_DWOH_111800-2504111800-dsw--0-ia5 11-Apr-2025 18:28:12 2240
ber01-VHDL13_DWOH_120200-2504120200-dsw--0-ia5 12-Apr-2025 02:28:07 2606
ber01-VHDL13_DWOH_120400-2504120400-dsw--0-ia5 12-Apr-2025 04:58:07 2617
ber01-VHDL13_DWOI_100800-2504100800-dsw--0-ia5 10-Apr-2025 08:28:07 2722
ber01-VHDL13_DWOI_101800-2504101800-dsw--0-ia5 10-Apr-2025 18:28:07 2488
ber01-VHDL13_DWOI_110200-2504110200-dsw--0-ia5 11-Apr-2025 02:28:11 2457
ber01-VHDL13_DWOI_110400-2504110400-dsw--0-ia5 11-Apr-2025 04:58:07 2436
ber01-VHDL13_DWOI_110800-2504110800-dsw--0-ia5 11-Apr-2025 08:28:08 2475
ber01-VHDL13_DWOI_111800-2504111800-dsw--0-ia5 11-Apr-2025 18:28:06 2186
ber01-VHDL13_DWOI_120200-2504120200-dsw--0-ia5 12-Apr-2025 02:28:11 2512
ber01-VHDL13_DWOI_120400-2504120400-dsw--0-ia5 12-Apr-2025 04:58:11 2469
ber01-VHDL13_DWON_100557-2504100557-dsw--0-ia5 10-Apr-2025 05:57:52 4055
ber01-VHDL13_DWON_101415-2504101415-dsw--0-ia5 10-Apr-2025 14:15:48 3391
ber01-VHDL13_DWON_101725-2504101725-dsw--0-ia5 10-Apr-2025 17:26:01 3399
ber01-VHDL13_DWON_101937-2504101937-dsw--0-ia5 10-Apr-2025 19:37:22 3454
ber01-VHDL13_DWON_110014-2504110014-dsw--0-ia5 11-Apr-2025 00:14:46 3466
ber01-VHDL13_DWON_110255-2504110255-dsw--0-ia5 11-Apr-2025 02:55:53 3466
ber01-VHDL13_DWON_110531-2504110531-dsw--0-ia5 11-Apr-2025 05:31:44 3792
ber01-VHDL13_DWON_110551-2504110551-dsw--0-ia5 11-Apr-2025 05:51:11 3775
ber01-VHDL13_DWON_110735-2504110735-dsw--0-ia5 11-Apr-2025 07:35:56 3775
ber01-VHDL13_DWON_110854-2504110854-dsw--0-ia5 11-Apr-2025 08:54:26 3775
ber01-VHDL13_DWON_111450-2504111450-dsw--0-ia5 11-Apr-2025 14:50:07 3051
ber01-VHDL13_DWON_111722-2504111722-dsw--0-ia5 11-Apr-2025 17:22:36 3081
ber01-VHDL13_DWON_120115-2504120115-dsw--0-ia5 12-Apr-2025 01:15:07 3400
ber01-VHDL13_DWON_120529-2504120529-dsw--0-ia5 12-Apr-2025 05:29:51 3775
ber01-VHDL13_DWPG_100800-2504100800-dsw--0-ia5 10-Apr-2025 08:30:02 1948
ber01-VHDL13_DWPG_101800-2504101800-dsw--0-ia5 10-Apr-2025 18:30:03 1747
ber01-VHDL13_DWPG_110200-2504110200-dsw--0-ia5 11-Apr-2025 02:30:01 1886
ber01-VHDL13_DWPG_110400-2504110400-dsw--0-ia5 11-Apr-2025 05:00:02 2009
ber01-VHDL13_DWPG_110800-2504110800-dsw--0-ia5 11-Apr-2025 08:30:03 2334
ber01-VHDL13_DWPG_111800-2504111800-dsw--0-ia5 11-Apr-2025 18:30:02 2053
ber01-VHDL13_DWPG_120200-2504120200-dsw--0-ia5 12-Apr-2025 02:30:02 2308
ber01-VHDL13_DWPG_120400-2504120400-dsw--0-ia5 12-Apr-2025 05:00:02 2313
ber01-VHDL13_DWPH_100800-2504100800-dsw--0-ia5 10-Apr-2025 08:30:02 2512
ber01-VHDL13_DWPH_101800-2504101800-dsw--0-ia5 10-Apr-2025 18:30:03 2193
ber01-VHDL13_DWPH_110200-2504110200-dsw--0-ia5 11-Apr-2025 02:30:01 2192
ber01-VHDL13_DWPH_110400-2504110400-dsw--0-ia5 11-Apr-2025 05:00:02 2208
ber01-VHDL13_DWPH_110800-2504110800-dsw--0-ia5 11-Apr-2025 08:30:03 2431
ber01-VHDL13_DWPH_111800-2504111800-dsw--0-ia5 11-Apr-2025 18:30:02 2132
ber01-VHDL13_DWPH_120200-2504120200-dsw--0-ia5 12-Apr-2025 02:30:02 2291
ber01-VHDL13_DWPH_120400-2504120400-dsw--0-ia5 12-Apr-2025 05:00:02 2301
ber01-VHDL13_DWSG_100800-2504100800-dsw--0-ia5 10-Apr-2025 08:30:07 2060
ber01-VHDL13_DWSG_101800-2504101800-dsw--0-ia5 10-Apr-2025 18:30:03 1685
ber01-VHDL13_DWSG_110200-2504110200-dsw--0-ia5 11-Apr-2025 02:30:03 1833
ber01-VHDL13_DWSG_110400-2504110400-dsw--0-ia5 11-Apr-2025 05:00:08 1949
ber01-VHDL13_DWSG_110800-2504110800-dsw--0-ia5 11-Apr-2025 08:30:03 1950
ber01-VHDL13_DWSG_111800-2504111800-dsw--0-ia5 11-Apr-2025 18:30:02 1698
ber01-VHDL13_DWSG_120200-2504120200-dsw--0-ia5 12-Apr-2025 02:30:02 2151
ber01-VHDL13_DWSG_120400-2504120400-dsw--0-ia5 12-Apr-2025 05:00:06 2264
ber01-VHDL13_DWSN_100800-2504100800-dsw--0-ia5 10-Apr-2025 08:30:07 1728
ber01-VHDL13_DWSN_101800-2504101800-dsw--0-ia5 10-Apr-2025 18:30:03 1442
ber01-VHDL13_DWSN_110400-2504110400-dsw--0-ia5 11-Apr-2025 05:00:08 1744
ber01-VHDL13_DWSN_110800-2504110800-dsw--0-ia5 11-Apr-2025 08:30:03 1743
ber01-VHDL13_DWSN_111800-2504111800-dsw--0-ia5 11-Apr-2025 18:30:02 1579
ber01-VHDL13_DWSN_120400-2504120400-dsw--0-ia5 12-Apr-2025 05:00:06 2030
ber01-VHDL13_DWSO_100800-2504100800-dsw--0-ia5 10-Apr-2025 08:30:07 2035
ber01-VHDL13_DWSO_101800-2504101800-dsw--0-ia5 10-Apr-2025 18:30:03 1648
ber01-VHDL13_DWSO_110400-2504110400-dsw--0-ia5 11-Apr-2025 05:00:08 1909
ber01-VHDL13_DWSO_110800-2504110800-dsw--0-ia5 11-Apr-2025 08:30:03 1909
ber01-VHDL13_DWSO_111800-2504111800-dsw--0-ia5 11-Apr-2025 18:30:02 1697
ber01-VHDL13_DWSO_120400-2504120400-dsw--0-ia5 12-Apr-2025 05:00:06 2236
ber01-VHDL13_DWSP_100800-2504100800-dsw--0-ia5 10-Apr-2025 08:30:07 1848
ber01-VHDL13_DWSP_101800-2504101800-dsw--0-ia5 10-Apr-2025 18:30:03 1448
ber01-VHDL13_DWSP_110400-2504110400-dsw--0-ia5 11-Apr-2025 05:00:08 1657
ber01-VHDL13_DWSP_110800-2504110800-dsw--0-ia5 11-Apr-2025 08:30:03 1657
ber01-VHDL13_DWSP_111800-2504111800-dsw--0-ia5 11-Apr-2025 18:30:02 1526
ber01-VHDL13_DWSP_120400-2504120400-dsw--0-ia5 12-Apr-2025 05:00:06 2001
ber01-VHDL17_DWOG_101200-2504101200-dsw--0-ia5 10-Apr-2025 11:37:35 2931
ber01-VHDL17_DWOG_111200-2504111200-dsw--0-ia5 11-Apr-2025 11:37:43 3208
swis2-VHDL20_DWEG_100800-2504100800-dsw--0-ia5 10-Apr-2025 08:45:07 3348
swis2-VHDL20_DWEG_101800-2504101800-dsw--0-ia5 10-Apr-2025 18:45:06 3128
swis2-VHDL20_DWEG_110200-2504110200-dsw--0-ia5 11-Apr-2025 02:45:04 3033
swis2-VHDL20_DWEG_110400-2504110400-dsw--0-ia5 11-Apr-2025 05:15:06 2894
swis2-VHDL20_DWEG_110800-2504110800-dsw--0-ia5 11-Apr-2025 08:45:07 3082
swis2-VHDL20_DWEG_111800-2504111800-dsw--0-ia5 11-Apr-2025 18:45:02 2567
swis2-VHDL20_DWEG_120200-2504120200-dsw--0-ia5 12-Apr-2025 02:45:04 2884
swis2-VHDL20_DWEG_120400-2504120400-dsw--0-ia5 12-Apr-2025 05:15:06 2937
swis2-VHDL20_DWEH_100800-2504100800-dsw--0-ia5 10-Apr-2025 08:45:15 3385
swis2-VHDL20_DWEH_101800-2504101800-dsw--0-ia5 10-Apr-2025 18:45:12 3152
swis2-VHDL20_DWEH_110200-2504110200-dsw--0-ia5 11-Apr-2025 02:45:07 3239
swis2-VHDL20_DWEH_110400-2504110400-dsw--0-ia5 11-Apr-2025 05:15:16 3006
swis2-VHDL20_DWEH_110800-2504110800-dsw--0-ia5 11-Apr-2025 08:45:15 3183
swis2-VHDL20_DWEH_111800-2504111800-dsw--0-ia5 11-Apr-2025 18:45:12 2704
swis2-VHDL20_DWEH_120200-2504120200-dsw--0-ia5 12-Apr-2025 02:45:06 2941
swis2-VHDL20_DWEH_120400-2504120400-dsw--0-ia5 12-Apr-2025 05:15:16 2965
swis2-VHDL20_DWEI_100800-2504100800-dsw--0-ia5 10-Apr-2025 08:45:07 3386
swis2-VHDL20_DWEI_101800-2504101800-dsw--0-ia5 10-Apr-2025 18:45:06 2980
swis2-VHDL20_DWEI_110200-2504110200-dsw--0-ia5 11-Apr-2025 02:45:04 2943
swis2-VHDL20_DWEI_110400-2504110400-dsw--0-ia5 11-Apr-2025 05:15:16 2788
swis2-VHDL20_DWEI_110800-2504110800-dsw--0-ia5 11-Apr-2025 08:45:07 2998
swis2-VHDL20_DWEI_111800-2504111800-dsw--0-ia5 11-Apr-2025 18:45:02 2538
swis2-VHDL20_DWEI_120200-2504120200-dsw--0-ia5 12-Apr-2025 02:45:04 2805
swis2-VHDL20_DWEI_120400-2504120400-dsw--0-ia5 12-Apr-2025 05:15:16 2820
swis2-VHDL20_DWHG_100800-2504100800-dsw--0-ia5 10-Apr-2025 08:45:01 3158
swis2-VHDL20_DWHG_101800-2504101800-dsw--0-ia5 10-Apr-2025 18:45:04 3044
swis2-VHDL20_DWHG_101800_COR-2504101800-dsw--0-ia5 10-Apr-2025 22:45:06 3005
swis2-VHDL20_DWHG_110200-2504110200-dsw--0-ia5 11-Apr-2025 02:45:07 3295
swis2-VHDL20_DWHG_110400-2504110400-dsw--0-ia5 11-Apr-2025 05:00:06 3304
swis2-VHDL20_DWHG_110800-2504110800-dsw--0-ia5 11-Apr-2025 08:45:07 3385
swis2-VHDL20_DWHG_111800-2504111800-dsw--0-ia5 11-Apr-2025 18:45:06 2653
swis2-VHDL20_DWHG_120200-2504120200-dsw--0-ia5 12-Apr-2025 02:45:06 2875
swis2-VHDL20_DWHG_120400-2504120400-dsw--0-ia5 12-Apr-2025 05:00:06 2882
swis2-VHDL20_DWHH_100800-2504100800-dsw--0-ia5 10-Apr-2025 08:45:01 3341
swis2-VHDL20_DWHH_101800-2504101800-dsw--0-ia5 10-Apr-2025 18:45:04 3119
swis2-VHDL20_DWHH_110200-2504110200-dsw--0-ia5 11-Apr-2025 02:45:07 2968
swis2-VHDL20_DWHH_110400-2504110400-dsw--0-ia5 11-Apr-2025 05:00:12 3073
swis2-VHDL20_DWHH_110800-2504110800-dsw--0-ia5 11-Apr-2025 08:45:07 3407
swis2-VHDL20_DWHH_111800-2504111800-dsw--0-ia5 11-Apr-2025 18:45:02 2701
swis2-VHDL20_DWHH_120200-2504120200-dsw--0-ia5 12-Apr-2025 02:45:06 2789
swis2-VHDL20_DWHH_120400-2504120400-dsw--0-ia5 12-Apr-2025 05:00:06 2796
swis2-VHDL20_DWLG_100800-2504100800-dsw--0-ia5 10-Apr-2025 08:45:01 2943
swis2-VHDL20_DWLG_101800-2504101800-dsw--0-ia5 10-Apr-2025 18:45:04 2596
swis2-VHDL20_DWLG_110200-2504110200-dsw--0-ia5 11-Apr-2025 02:45:04 2493
swis2-VHDL20_DWLG_110400-2504110400-dsw--0-ia5 11-Apr-2025 05:00:26 2527
swis2-VHDL20_DWLG_110800-2504110800-dsw--0-ia5 11-Apr-2025 08:45:07 2734
swis2-VHDL20_DWLG_111800-2504111800-dsw--0-ia5 11-Apr-2025 18:45:02 2114
swis2-VHDL20_DWLG_120200-2504120200-dsw--0-ia5 12-Apr-2025 02:45:04 2347
swis2-VHDL20_DWLG_120400-2504120400-dsw--0-ia5 12-Apr-2025 05:00:22 2405
swis2-VHDL20_DWLH_100800-2504100800-dsw--0-ia5 10-Apr-2025 08:45:01 2797
swis2-VHDL20_DWLH_101800-2504101800-dsw--0-ia5 10-Apr-2025 18:45:04 2650
swis2-VHDL20_DWLH_110200-2504110200-dsw--0-ia5 11-Apr-2025 02:45:04 2641
swis2-VHDL20_DWLH_110400-2504110400-dsw--0-ia5 11-Apr-2025 05:00:26 2619
swis2-VHDL20_DWLH_110800-2504110800-dsw--0-ia5 11-Apr-2025 08:45:07 2593
swis2-VHDL20_DWLH_111800-2504111800-dsw--0-ia5 11-Apr-2025 18:45:02 2112
swis2-VHDL20_DWLH_120200-2504120200-dsw--0-ia5 12-Apr-2025 02:45:04 2442
swis2-VHDL20_DWLH_120400-2504120400-dsw--0-ia5 12-Apr-2025 05:00:22 2488
swis2-VHDL20_DWLI_100800-2504100800-dsw--0-ia5 10-Apr-2025 08:45:01 2554
swis2-VHDL20_DWLI_101800-2504101800-dsw--0-ia5 10-Apr-2025 18:45:04 2372
swis2-VHDL20_DWLI_110200-2504110200-dsw--0-ia5 11-Apr-2025 02:45:04 2365
swis2-VHDL20_DWLI_110400-2504110400-dsw--0-ia5 11-Apr-2025 05:00:26 2406
swis2-VHDL20_DWLI_110800-2504110800-dsw--0-ia5 11-Apr-2025 08:45:07 2373
swis2-VHDL20_DWLI_111800-2504111800-dsw--0-ia5 11-Apr-2025 18:45:02 2096
swis2-VHDL20_DWLI_120200-2504120200-dsw--0-ia5 12-Apr-2025 02:45:04 2302
swis2-VHDL20_DWLI_120400-2504120400-dsw--0-ia5 12-Apr-2025 05:00:22 2313
swis2-VHDL20_DWMG_100800-2504100800-dsw--0-ia5 10-Apr-2025 08:45:03 2806
swis2-VHDL20_DWMG_101800-2504101800-dsw--0-ia5 10-Apr-2025 18:45:04 2414
swis2-VHDL20_DWMG_110200-2504110200-dsw--0-ia5 11-Apr-2025 02:45:04 2610
swis2-VHDL20_DWMG_110400-2504110400-dsw--0-ia5 11-Apr-2025 05:15:02 2554
swis2-VHDL20_DWMG_110800-2504110800-dsw--0-ia5 11-Apr-2025 08:45:07 2517
swis2-VHDL20_DWMG_111800-2504111800-dsw--0-ia5 11-Apr-2025 18:45:02 2076
swis2-VHDL20_DWMG_120200-2504120200-dsw--0-ia5 12-Apr-2025 02:45:04 2396
swis2-VHDL20_DWMG_120400-2504120400-dsw--0-ia5 12-Apr-2025 05:15:01 2408
swis2-VHDL20_DWMO_100800-2504100800-dsw--0-ia5 10-Apr-2025 08:45:03 3072
swis2-VHDL20_DWMO_101800-2504101800-dsw--0-ia5 10-Apr-2025 18:45:04 2515
swis2-VHDL20_DWMO_110200-2504110200-dsw--0-ia5 11-Apr-2025 02:45:04 2719
swis2-VHDL20_DWMO_110400-2504110400-dsw--0-ia5 11-Apr-2025 05:15:02 2657
swis2-VHDL20_DWMO_110800-2504110800-dsw--0-ia5 11-Apr-2025 08:45:07 2618
swis2-VHDL20_DWMO_111800-2504111800-dsw--0-ia5 11-Apr-2025 18:45:02 2204
swis2-VHDL20_DWMO_120200-2504120200-dsw--0-ia5 12-Apr-2025 02:45:04 2595
swis2-VHDL20_DWMO_120400-2504120400-dsw--0-ia5 12-Apr-2025 05:15:01 2614
swis2-VHDL20_DWMP_100800-2504100800-dsw--0-ia5 10-Apr-2025 08:45:03 3024
swis2-VHDL20_DWMP_101800-2504101800-dsw--0-ia5 10-Apr-2025 18:45:04 2567
swis2-VHDL20_DWMP_110200-2504110200-dsw--0-ia5 11-Apr-2025 02:45:04 2761
swis2-VHDL20_DWMP_110400-2504110400-dsw--0-ia5 11-Apr-2025 05:15:02 2696
swis2-VHDL20_DWMP_110800-2504110800-dsw--0-ia5 11-Apr-2025 08:45:07 2665
swis2-VHDL20_DWMP_111800-2504111800-dsw--0-ia5 11-Apr-2025 18:45:02 2126
swis2-VHDL20_DWMP_120200-2504120200-dsw--0-ia5 12-Apr-2025 02:45:04 2445
swis2-VHDL20_DWMP_120400-2504120400-dsw--0-ia5 12-Apr-2025 05:15:01 2461
swis2-VHDL20_DWPG_100800-2504100800-dsw--0-ia5 10-Apr-2025 08:45:01 2407
swis2-VHDL20_DWPG_101800-2504101800-dsw--0-ia5 10-Apr-2025 18:45:04 2206
swis2-VHDL20_DWPG_110200-2504110200-dsw--0-ia5 11-Apr-2025 02:45:04 2215
swis2-VHDL20_DWPG_110400-2504110400-dsw--0-ia5 11-Apr-2025 05:00:02 2335
swis2-VHDL20_DWPG_110800-2504110800-dsw--0-ia5 11-Apr-2025 08:45:04 2793
swis2-VHDL20_DWPG_111800-2504111800-dsw--0-ia5 11-Apr-2025 18:45:02 2512
swis2-VHDL20_DWPG_120200-2504120200-dsw--0-ia5 12-Apr-2025 02:45:04 2637
swis2-VHDL20_DWPG_120400-2504120400-dsw--0-ia5 12-Apr-2025 05:00:02 2639
swis2-VHDL20_DWPH_100800-2504100800-dsw--0-ia5 10-Apr-2025 08:45:01 2971
swis2-VHDL20_DWPH_101800-2504101800-dsw--0-ia5 10-Apr-2025 18:45:04 2652
swis2-VHDL20_DWPH_110200-2504110200-dsw--0-ia5 11-Apr-2025 02:45:04 2520
swis2-VHDL20_DWPH_110400-2504110400-dsw--0-ia5 11-Apr-2025 05:00:02 2536
swis2-VHDL20_DWPH_110800-2504110800-dsw--0-ia5 11-Apr-2025 08:45:04 2890
swis2-VHDL20_DWPH_111800-2504111800-dsw--0-ia5 11-Apr-2025 18:45:02 2591
swis2-VHDL20_DWPH_120200-2504120200-dsw--0-ia5 12-Apr-2025 02:45:04 2619
swis2-VHDL20_DWPH_120400-2504120400-dsw--0-ia5 12-Apr-2025 05:00:02 2629
swis2-VHDL20_DWSG_100800-2504100800-dsw--0-ia5 10-Apr-2025 08:45:07 2559
swis2-VHDL20_DWSG_101800-2504101800-dsw--0-ia5 10-Apr-2025 18:45:04 2040
swis2-VHDL20_DWSG_110200-2504110200-dsw--0-ia5 11-Apr-2025 02:45:04 2178
swis2-VHDL20_DWSG_110400-2504110400-dsw--0-ia5 11-Apr-2025 05:15:02 2302
swis2-VHDL20_DWSG_110800-2504110800-dsw--0-ia5 11-Apr-2025 08:45:04 2448
swis2-VHDL20_DWSG_111800-2504111800-dsw--0-ia5 11-Apr-2025 18:45:02 2053
swis2-VHDL20_DWSG_120200-2504120200-dsw--0-ia5 12-Apr-2025 02:45:06 2496
swis2-VHDL20_DWSG_120400-2504120400-dsw--0-ia5 12-Apr-2025 05:15:01 2617
wst04-VHDL20_DWEG_100800-2504100800-omedes--0.pdf 10-Apr-2025 08:45:15 267386
wst04-VHDL20_DWEG_101800-2504101800-omedes--0.pdf 10-Apr-2025 18:45:17 267782
wst04-VHDL20_DWEG_110200-2504110200-omedes--0.pdf 11-Apr-2025 02:45:16 269417
wst04-VHDL20_DWEG_110400-2504110400-omedes--0.pdf 11-Apr-2025 05:15:12 268915
wst04-VHDL20_DWEG_110800-2504110800-omedes--0.pdf 11-Apr-2025 08:45:15 269947
wst04-VHDL20_DWEG_111800-2504111800-omedes--0.pdf 11-Apr-2025 18:45:16 269118
wst04-VHDL20_DWEG_120200-2504120200-omedes--0.pdf 12-Apr-2025 02:45:18 269638
wst04-VHDL20_DWEG_120400-2504120400-omedes--0.pdf 12-Apr-2025 05:15:12 268654
wst04-VHDL20_DWEH_100800-2504100800-omedes--0.pdf 10-Apr-2025 08:45:26 263799
wst04-VHDL20_DWEH_101800-2504101800-omedes--0.pdf 10-Apr-2025 18:45:17 265353
wst04-VHDL20_DWEH_110200-2504110200-omedes--0.pdf 11-Apr-2025 02:45:16 267659
wst04-VHDL20_DWEH_110400-2504110400-omedes--0.pdf 11-Apr-2025 05:15:12 266576
wst04-VHDL20_DWEH_110800-2504110800-omedes--0.pdf 11-Apr-2025 08:45:22 267053
wst04-VHDL20_DWEH_111800-2504111800-omedes--0.pdf 11-Apr-2025 18:45:12 263031
wst04-VHDL20_DWEH_120200-2504120200-omedes--0.pdf 12-Apr-2025 02:45:11 264767
wst04-VHDL20_DWEH_120400-2504120400-omedes--0.pdf 12-Apr-2025 05:15:12 263822
wst04-VHDL20_DWEI_100800-2504100800-omedes--0.pdf 10-Apr-2025 08:45:26 371672
wst04-VHDL20_DWEI_101800-2504101800-omedes--0.pdf 10-Apr-2025 18:45:17 371779
wst04-VHDL20_DWEI_110200-2504110200-omedes--0.pdf 11-Apr-2025 02:45:16 373343
wst04-VHDL20_DWEI_110400-2504110400-omedes--0.pdf 11-Apr-2025 05:15:16 372691
wst04-VHDL20_DWEI_110800-2504110800-omedes--0.pdf 11-Apr-2025 08:45:22 373176
wst04-VHDL20_DWEI_111800-2504111800-omedes--0.pdf 11-Apr-2025 18:45:16 372728
wst04-VHDL20_DWEI_120200-2504120200-omedes--0.pdf 12-Apr-2025 02:45:18 372961
wst04-VHDL20_DWEI_120400-2504120400-omedes--0.pdf 12-Apr-2025 05:15:16 372490
wst04-VHDL20_DWHG_100800-2504100800-omedes--0.pdf 10-Apr-2025 08:45:26 369566
wst04-VHDL20_DWHG_101800-2504101800-omedes--0.pdf 10-Apr-2025 18:45:21 372714
wst04-VHDL20_DWHG_110200-2504110200-omedes--0.pdf 11-Apr-2025 02:45:16 374153
wst04-VHDL20_DWHG_110400-2504110400-omedes--0.pdf 11-Apr-2025 05:00:06 374051
wst04-VHDL20_DWHG_110800-2504110800-omedes--0.pdf 11-Apr-2025 08:45:29 373320
wst04-VHDL20_DWHG_111800-2504111800-omedes--0.pdf 11-Apr-2025 18:45:18 367843
wst04-VHDL20_DWHG_120200-2504120200-omedes--0.pdf 12-Apr-2025 02:45:23 367932
wst04-VHDL20_DWHG_120400-2504120400-omedes--0.pdf 12-Apr-2025 05:00:06 367981
wst04-VHDL20_DWHH_100800-2504100800-omedes--0.pdf 10-Apr-2025 08:45:32 354682
wst04-VHDL20_DWHH_101800-2504101800-omedes--0.pdf 10-Apr-2025 18:45:17 359364
wst04-VHDL20_DWHH_110200-2504110200-omedes--0.pdf 11-Apr-2025 02:45:26 358557
wst04-VHDL20_DWHH_110400-2504110400-omedes--0.pdf 11-Apr-2025 05:00:06 358532
wst04-VHDL20_DWHH_110800-2504110800-omedes--0.pdf 11-Apr-2025 08:45:29 359078
wst04-VHDL20_DWHH_111800-2504111800-omedes--0.pdf 11-Apr-2025 18:45:22 359735
wst04-VHDL20_DWHH_120200-2504120200-omedes--0.pdf 12-Apr-2025 02:45:18 360643
wst04-VHDL20_DWHH_120400-2504120400-omedes--0.pdf 12-Apr-2025 05:00:06 360715
wst04-VHDL20_DWLG_100800-2504100800-omedes--0.pdf 10-Apr-2025 08:40:26 356549
wst04-VHDL20_DWLG_101800-2504101800-omedes--0.pdf 10-Apr-2025 18:40:26 358378
wst04-VHDL20_DWLG_110200-2504110200-omedes--0.pdf 11-Apr-2025 02:40:26 357655
wst04-VHDL20_DWLG_110400-2504110400-omedes--0.pdf 11-Apr-2025 04:59:37 357844
wst04-VHDL20_DWLG_110800-2504110800-omedes--0.pdf 11-Apr-2025 08:40:27 359247
wst04-VHDL20_DWLG_111800-2504111800-omedes--0.pdf 11-Apr-2025 18:40:26 357676
wst04-VHDL20_DWLG_120200-2504120200-omedes--0.pdf 12-Apr-2025 02:40:27 357865
wst04-VHDL20_DWLG_120400-2504120400-omedes--0.pdf 12-Apr-2025 04:59:36 357941
wst04-VHDL20_DWLH_100800-2504100800-omedes--0.pdf 10-Apr-2025 08:40:16 359473
wst04-VHDL20_DWLH_101800-2504101800-omedes--0.pdf 10-Apr-2025 18:40:16 359944
wst04-VHDL20_DWLH_110200-2504110200-omedes--0.pdf 11-Apr-2025 02:40:16 359371
wst04-VHDL20_DWLH_110400-2504110400-omedes--0.pdf 11-Apr-2025 04:59:37 359786
wst04-VHDL20_DWLH_110800-2504110800-omedes--0.pdf 11-Apr-2025 08:40:16 359997
wst04-VHDL20_DWLH_111800-2504111800-omedes--0.pdf 11-Apr-2025 18:40:17 362043
wst04-VHDL20_DWLH_120200-2504120200-omedes--0.pdf 12-Apr-2025 02:40:16 362486
wst04-VHDL20_DWLH_120400-2504120400-omedes--0.pdf 12-Apr-2025 04:59:36 362452
wst04-VHDL20_DWLI_100800-2504100800-omedes--0.pdf 10-Apr-2025 08:40:36 355897
wst04-VHDL20_DWLI_101800-2504101800-omedes--0.pdf 10-Apr-2025 18:40:36 361294
wst04-VHDL20_DWLI_110200-2504110200-omedes--0.pdf 11-Apr-2025 02:40:37 361522
wst04-VHDL20_DWLI_110400-2504110400-omedes--0.pdf 11-Apr-2025 04:59:37 361585
wst04-VHDL20_DWLI_110800-2504110800-omedes--0.pdf 11-Apr-2025 08:40:37 361969
wst04-VHDL20_DWLI_111800-2504111800-omedes--0.pdf 11-Apr-2025 18:40:36 356322
wst04-VHDL20_DWLI_120200-2504120200-omedes--0.pdf 12-Apr-2025 02:40:36 356549
wst04-VHDL20_DWLI_120400-2504120400-omedes--0.pdf 12-Apr-2025 04:59:36 356543
wst04-VHDL20_DWMG_100800-2504100800-omedes--0.pdf 10-Apr-2025 08:45:11 559327
wst04-VHDL20_DWMG_101800-2504101800-omedes--0.pdf 10-Apr-2025 18:45:12 569529
wst04-VHDL20_DWMG_110200-2504110200-omedes--0.pdf 11-Apr-2025 02:45:14 569601
wst04-VHDL20_DWMG_110400-2504110400-omedes--0.pdf 11-Apr-2025 05:15:12 569519
wst04-VHDL20_DWMG_110800-2504110800-omedes--0.pdf 11-Apr-2025 08:45:15 570638
wst04-VHDL20_DWMG_111800-2504111800-omedes--0.pdf 11-Apr-2025 18:45:16 566688
wst04-VHDL20_DWMG_120200-2504120200-omedes--0.pdf 12-Apr-2025 02:45:13 566795
wst04-VHDL20_DWMG_120400-2504120400-omedes--0.pdf 12-Apr-2025 05:15:06 567250
wst04-VHDL20_DWMO_100800-2504100800-omedes--0.pdf 10-Apr-2025 08:45:11 461294
wst04-VHDL20_DWMO_101800-2504101800-omedes--0.pdf 10-Apr-2025 18:45:06 467426
wst04-VHDL20_DWMO_110200-2504110200-omedes--0.pdf 11-Apr-2025 02:45:14 467903
wst04-VHDL20_DWMO_110400-2504110400-omedes--0.pdf 11-Apr-2025 05:15:06 468271
wst04-VHDL20_DWMO_110800-2504110800-omedes--0.pdf 11-Apr-2025 08:45:11 469370
wst04-VHDL20_DWMO_111800-2504111800-omedes--0.pdf 11-Apr-2025 18:45:12 465076
wst04-VHDL20_DWMO_120200-2504120200-omedes--0.pdf 12-Apr-2025 02:45:06 465241
wst04-VHDL20_DWMO_120400-2504120400-omedes--0.pdf 12-Apr-2025 05:15:06 465716
wst04-VHDL20_DWMP_100800-2504100800-omedes--0.pdf 10-Apr-2025 08:45:15 564126
wst04-VHDL20_DWMP_101800-2504101800-omedes--0.pdf 10-Apr-2025 18:45:12 566722
wst04-VHDL20_DWMP_110200-2504110200-omedes--0.pdf 11-Apr-2025 02:45:14 565960
wst04-VHDL20_DWMP_110400-2504110400-omedes--0.pdf 11-Apr-2025 05:15:06 566719
wst04-VHDL20_DWMP_110800-2504110800-omedes--0.pdf 11-Apr-2025 08:45:11 567672
wst04-VHDL20_DWMP_111800-2504111800-omedes--0.pdf 11-Apr-2025 18:45:12 561200
wst04-VHDL20_DWMP_120200-2504120200-omedes--0.pdf 12-Apr-2025 02:45:13 559939
wst04-VHDL20_DWMP_120400-2504120400-omedes--0.pdf 12-Apr-2025 05:15:12 561302
wst04-VHDL20_DWPG_100800-2504100800-oflxs892--0..> 10-Apr-2025 08:45:07 408270
wst04-VHDL20_DWPG_101800-2504101800-oflxs892--0..> 10-Apr-2025 18:45:12 365220
wst04-VHDL20_DWPG_110200-2504110200-oflxs892--0..> 11-Apr-2025 02:45:14 364288
wst04-VHDL20_DWPG_110400-2504110400-oflxs892--0..> 11-Apr-2025 05:00:06 365113
wst04-VHDL20_DWPG_110800-2504110800-oflxs892--0..> 11-Apr-2025 08:45:07 410350
wst04-VHDL20_DWPG_111800-2504111800-oflxs892--0..> 11-Apr-2025 18:45:06 364646
wst04-VHDL20_DWPG_120200-2504120200-oflxs892--0..> 12-Apr-2025 02:45:18 364205
wst04-VHDL20_DWPG_120400-2504120400-oflxs892--0..> 12-Apr-2025 05:00:06 363734
wst04-VHDL20_DWPH_100800-2504100800-oflxs892--0..> 10-Apr-2025 08:45:07 310625
wst04-VHDL20_DWPH_101800-2504101800-oflxs892--0..> 10-Apr-2025 18:45:06 314528
wst04-VHDL20_DWPH_110200-2504110200-oflxs892--0..> 11-Apr-2025 02:45:07 268833
wst04-VHDL20_DWPH_110400-2504110400-oflxs892--0..> 11-Apr-2025 05:00:06 268282
wst04-VHDL20_DWPH_110800-2504110800-oflxs892--0..> 11-Apr-2025 08:45:07 313334
wst04-VHDL20_DWPH_111800-2504111800-oflxs892--0..> 11-Apr-2025 18:45:06 314597
wst04-VHDL20_DWPH_120200-2504120200-oflxs892--0..> 12-Apr-2025 02:45:11 269785
wst04-VHDL20_DWPH_120400-2504120400-oflxs892--0..> 12-Apr-2025 05:00:06 269852
wst04-VHDL20_DWSG_100800-2504100800-omedes--0.pdf 10-Apr-2025 08:45:07 367599
wst04-VHDL20_DWSG_101800-2504101800-omedes--0.pdf 10-Apr-2025 18:45:06 373542
wst04-VHDL20_DWSG_110200-2504110200-omedes--0.pdf 11-Apr-2025 02:45:07 373937
wst04-VHDL20_DWSG_110400-2504110400-omedes--0.pdf 11-Apr-2025 05:15:06 374350
wst04-VHDL20_DWSG_110800-2504110800-omedes--0.pdf 11-Apr-2025 08:45:07 374305
wst04-VHDL20_DWSG_111800-2504111800-omedes--0.pdf 11-Apr-2025 18:45:06 367313
wst04-VHDL20_DWSG_120200-2504120200-omedes--0.pdf 12-Apr-2025 02:45:06 367587
wst04-VHDL20_DWSG_120400-2504120400-omedes--0.pdf 12-Apr-2025 05:15:06 367938