Index of /weather/text_forecasts/txt/
../
FPDL13_DWMZ_220600 22-Apr-2018 07:52 5317
FPDL13_DWMZ_230600 23-Apr-2018 08:02 4991
SXDL31_DWAV_211800 21-Apr-2018 17:21 9240
SXDL31_DWAV_220800 22-Apr-2018 07:41 10349
SXDL31_DWAV_221800 22-Apr-2018 16:47 10077
SXDL31_DWAV_230800 23-Apr-2018 06:56 12846
SXDL33_DWAV_220000 22-Apr-2018 08:23 6146
SXDL33_DWAV_230000 23-Apr-2018 09:28 6528
ber01-VHDL13_DWEH_211500-1804211500-dsw--0-ia5 21-Apr-2018 15:28 2637
ber01-VHDL13_DWEH_211800-1804211800-dsw--0-ia5 21-Apr-2018 18:28 2457
ber01-VHDL13_DWEH_220200-1804220200-dsw--0-ia5 22-Apr-2018 02:28 2737
ber01-VHDL13_DWEH_220400-1804220400-dsw--0-ia5 22-Apr-2018 04:58 2719
ber01-VHDL13_DWEH_220800-1804220800-dsw--0-ia5 22-Apr-2018 08:28 2682
ber01-VHDL13_DWEH_221300-1804221300-dsw--0-ia5 22-Apr-2018 12:28 2742
ber01-VHDL13_DWEH_221500-1804221500-dsw--0-ia5 22-Apr-2018 15:28 2881
ber01-VHDL13_DWEH_221800-1804221800-dsw--0-ia5 22-Apr-2018 18:28 2380
ber01-VHDL13_DWEH_230200-1804230200-dsw--0-ia5 23-Apr-2018 02:28 2650
ber01-VHDL13_DWEH_230400-1804230400-dsw--0-ia5 23-Apr-2018 04:58 2409
ber01-VHDL13_DWEH_230800-1804230800-dsw--0-ia5 23-Apr-2018 08:28 2418
ber01-VHDL13_DWEH_231300-1804231300-dsw--0-ia5 23-Apr-2018 12:28 2303
ber01-VHDL13_DWHG_211800-1804211800-dsw--0-ia5 21-Apr-2018 18:30 2072
ber01-VHDL13_DWHG_220200-1804220200-dsw--0-ia5 22-Apr-2018 02:30 2229
ber01-VHDL13_DWHG_220400-1804220400-dsw--0-ia5 22-Apr-2018 04:30 2232
ber01-VHDL13_DWHG_220800-1804220800-dsw--0-ia5 22-Apr-2018 08:30 2347
ber01-VHDL13_DWHG_221300-1804221300-dsw--0-ia5 22-Apr-2018 12:30 2347
ber01-VHDL13_DWHG_221300_COR-1804221300-dsw--0-ia5 22-Apr-2018 13:15 2794
ber01-VHDL13_DWHG_221800-1804221800-dsw--0-ia5 22-Apr-2018 18:30 2358
ber01-VHDL13_DWHG_230200-1804230200-dsw--0-ia5 23-Apr-2018 02:30 2683
ber01-VHDL13_DWHG_230400-1804230400-dsw--0-ia5 23-Apr-2018 04:30 2620
ber01-VHDL13_DWHG_230800-1804230800-dsw--0-ia5 23-Apr-2018 08:30 2225
ber01-VHDL13_DWHG_231300-1804231300-dsw--0-ia5 23-Apr-2018 12:30 2086
ber01-VHDL13_DWHH_211800-1804211800-dsw--0-ia5 21-Apr-2018 18:30 1997
ber01-VHDL13_DWHH_220200-1804220200-dsw--0-ia5 22-Apr-2018 02:30 2184
ber01-VHDL13_DWHH_220400-1804220400-dsw--0-ia5 22-Apr-2018 04:30 2182
ber01-VHDL13_DWHH_220800-1804220800-dsw--0-ia5 22-Apr-2018 08:30 2275
ber01-VHDL13_DWHH_221300-1804221300-dsw--0-ia5 22-Apr-2018 12:30 2275
ber01-VHDL13_DWHH_221300_COR-1804221300-dsw--0-ia5 22-Apr-2018 13:16 2721
ber01-VHDL13_DWHH_221800-1804221800-dsw--0-ia5 22-Apr-2018 18:30 2239
ber01-VHDL13_DWHH_230200-1804230200-dsw--0-ia5 23-Apr-2018 02:30 2311
ber01-VHDL13_DWHH_230400-1804230400-dsw--0-ia5 23-Apr-2018 04:30 2275
ber01-VHDL13_DWHH_230800-1804230800-dsw--0-ia5 23-Apr-2018 08:30 2125
ber01-VHDL13_DWHH_231300-1804231300-dsw--0-ia5 23-Apr-2018 12:30 1986
ber01-VHDL13_DWLG_211533-1804211533-dsw--0-ia5 21-Apr-2018 15:33 2040
ber01-VHDL13_DWLG_211633-1804211633-dsw--0-ia5 21-Apr-2018 16:33 2040
ber01-VHDL13_DWLG_211733-1804211733-dsw--0-ia5 21-Apr-2018 17:33 2109
ber01-VHDL13_DWLG_211800-1804211800-dsw--0-ia5 21-Apr-2018 18:30 1942
ber01-VHDL13_DWLG_211933-1804211933-dsw--0-ia5 21-Apr-2018 19:33 1970
ber01-VHDL13_DWLG_212033-1804212033-dsw--0-ia5 21-Apr-2018 20:33 1970
ber01-VHDL13_DWLG_220033-1804220033-dsw--0-ia5 22-Apr-2018 00:33 2284
ber01-VHDL13_DWLG_220200-1804220200-dsw--0-ia5 22-Apr-2018 02:30 2511
ber01-VHDL13_DWLG_220400-1804220400-dsw--0-ia5 22-Apr-2018 04:30 2664
ber01-VHDL13_DWLG_220533-1804220533-dsw--0-ia5 22-Apr-2018 05:33 2692
ber01-VHDL13_DWLG_220633-1804220633-dsw--0-ia5 22-Apr-2018 06:33 2692
ber01-VHDL13_DWLG_220733-1804220733-dsw--0-ia5 22-Apr-2018 07:33 2689
ber01-VHDL13_DWLG_220800-1804220800-dsw--0-ia5 22-Apr-2018 08:30 2658
ber01-VHDL13_DWLG_220933-1804220933-dsw--0-ia5 22-Apr-2018 09:33 2689
ber01-VHDL13_DWLG_221033-1804221033-dsw--0-ia5 22-Apr-2018 10:33 2666
ber01-VHDL13_DWLG_221133-1804221133-dsw--0-ia5 22-Apr-2018 11:33 2666
ber01-VHDL13_DWLG_221300-1804221300-dsw--0-ia5 22-Apr-2018 12:30 2636
ber01-VHDL13_DWLG_221333-1804221333-dsw--0-ia5 22-Apr-2018 13:33 2672
ber01-VHDL13_DWLG_221433-1804221433-dsw--0-ia5 22-Apr-2018 14:33 2672
ber01-VHDL13_DWLG_221533-1804221533-dsw--0-ia5 22-Apr-2018 15:33 2672
ber01-VHDL13_DWLG_221633-1804221633-dsw--0-ia5 22-Apr-2018 16:33 2511
ber01-VHDL13_DWLG_221733-1804221733-dsw--0-ia5 22-Apr-2018 17:33 2286
ber01-VHDL13_DWLG_221800-1804221800-dsw--0-ia5 22-Apr-2018 18:30 2258
ber01-VHDL13_DWLG_221933-1804221933-dsw--0-ia5 22-Apr-2018 19:33 2286
ber01-VHDL13_DWLG_222033-1804222033-dsw--0-ia5 22-Apr-2018 20:33 2286
ber01-VHDL13_DWLG_230033-1804230033-dsw--0-ia5 23-Apr-2018 00:33 2786
ber01-VHDL13_DWLG_230200-1804230200-dsw--0-ia5 23-Apr-2018 02:30 2799
ber01-VHDL13_DWLG_230400-1804230400-dsw--0-ia5 23-Apr-2018 04:30 2867
ber01-VHDL13_DWLG_230533-1804230533-dsw--0-ia5 23-Apr-2018 05:33 2895
ber01-VHDL13_DWLG_230633-1804230633-dsw--0-ia5 23-Apr-2018 06:33 2895
ber01-VHDL13_DWLG_230733-1804230733-dsw--0-ia5 23-Apr-2018 07:33 2868
ber01-VHDL13_DWLG_230800-1804230800-dsw--0-ia5 23-Apr-2018 08:30 2766
ber01-VHDL13_DWLG_230933-1804230933-dsw--0-ia5 23-Apr-2018 09:33 2797
ber01-VHDL13_DWLG_231033-1804231033-dsw--0-ia5 23-Apr-2018 10:33 2797
ber01-VHDL13_DWLG_231133-1804231133-dsw--0-ia5 23-Apr-2018 11:33 2767
ber01-VHDL13_DWLG_231300-1804231300-dsw--0-ia5 23-Apr-2018 12:30 2694
ber01-VHDL13_DWLG_231333-1804231333-dsw--0-ia5 23-Apr-2018 13:33 2463
ber01-VHDL13_DWLG_231433-1804231433-dsw--0-ia5 23-Apr-2018 14:33 2463
ber01-VHDL13_DWLH_211533-1804211533-dsw--0-ia5 21-Apr-2018 15:33 2235
ber01-VHDL13_DWLH_211633-1804211633-dsw--0-ia5 21-Apr-2018 16:33 2235
ber01-VHDL13_DWLH_211733-1804211733-dsw--0-ia5 21-Apr-2018 17:33 2193
ber01-VHDL13_DWLH_211800-1804211800-dsw--0-ia5 21-Apr-2018 18:30 2167
ber01-VHDL13_DWLH_211933-1804211933-dsw--0-ia5 21-Apr-2018 19:33 2195
ber01-VHDL13_DWLH_212033-1804212033-dsw--0-ia5 21-Apr-2018 20:33 2195
ber01-VHDL13_DWLH_220033-1804220033-dsw--0-ia5 22-Apr-2018 00:33 2493
ber01-VHDL13_DWLH_220200-1804220200-dsw--0-ia5 22-Apr-2018 02:30 2644
ber01-VHDL13_DWLH_220400-1804220400-dsw--0-ia5 22-Apr-2018 04:30 2876
ber01-VHDL13_DWLH_220533-1804220533-dsw--0-ia5 22-Apr-2018 05:33 2904
ber01-VHDL13_DWLH_220633-1804220633-dsw--0-ia5 22-Apr-2018 06:33 2904
ber01-VHDL13_DWLH_220733-1804220733-dsw--0-ia5 22-Apr-2018 07:33 2893
ber01-VHDL13_DWLH_220800-1804220800-dsw--0-ia5 22-Apr-2018 08:30 2865
ber01-VHDL13_DWLH_220933-1804220933-dsw--0-ia5 22-Apr-2018 09:33 2893
ber01-VHDL13_DWLH_221033-1804221033-dsw--0-ia5 22-Apr-2018 10:33 2872
ber01-VHDL13_DWLH_221133-1804221133-dsw--0-ia5 22-Apr-2018 11:33 2872
ber01-VHDL13_DWLH_221300-1804221300-dsw--0-ia5 22-Apr-2018 12:30 2842
ber01-VHDL13_DWLH_221333-1804221333-dsw--0-ia5 22-Apr-2018 13:33 2837
ber01-VHDL13_DWLH_221433-1804221433-dsw--0-ia5 22-Apr-2018 14:33 2837
ber01-VHDL13_DWLH_221533-1804221533-dsw--0-ia5 22-Apr-2018 15:33 2837
ber01-VHDL13_DWLH_221633-1804221633-dsw--0-ia5 22-Apr-2018 16:33 2820
ber01-VHDL13_DWLH_221733-1804221733-dsw--0-ia5 22-Apr-2018 17:33 2499
ber01-VHDL13_DWLH_221800-1804221800-dsw--0-ia5 22-Apr-2018 18:30 2471
ber01-VHDL13_DWLH_221933-1804221933-dsw--0-ia5 22-Apr-2018 19:33 2499
ber01-VHDL13_DWLH_222033-1804222033-dsw--0-ia5 22-Apr-2018 20:33 2499
ber01-VHDL13_DWLH_230033-1804230033-dsw--0-ia5 23-Apr-2018 00:33 2900
ber01-VHDL13_DWLH_230200-1804230200-dsw--0-ia5 23-Apr-2018 02:30 2839
ber01-VHDL13_DWLH_230400-1804230400-dsw--0-ia5 23-Apr-2018 04:30 2908
ber01-VHDL13_DWLH_230533-1804230533-dsw--0-ia5 23-Apr-2018 05:33 2936
ber01-VHDL13_DWLH_230633-1804230633-dsw--0-ia5 23-Apr-2018 06:33 2936
ber01-VHDL13_DWLH_230733-1804230733-dsw--0-ia5 23-Apr-2018 07:33 2932
ber01-VHDL13_DWLH_230800-1804230800-dsw--0-ia5 23-Apr-2018 08:30 2904
ber01-VHDL13_DWLH_230933-1804230933-dsw--0-ia5 23-Apr-2018 09:33 2932
ber01-VHDL13_DWLH_231033-1804231033-dsw--0-ia5 23-Apr-2018 10:33 2932
ber01-VHDL13_DWLH_231133-1804231133-dsw--0-ia5 23-Apr-2018 11:33 2934
ber01-VHDL13_DWLH_231300-1804231300-dsw--0-ia5 23-Apr-2018 12:30 2907
ber01-VHDL13_DWLH_231333-1804231333-dsw--0-ia5 23-Apr-2018 13:33 2402
ber01-VHDL13_DWLH_231433-1804231433-dsw--0-ia5 23-Apr-2018 14:33 2402
ber01-VHDL13_DWLI_211533-1804211533-dsw--0-ia5 21-Apr-2018 15:33 2044
ber01-VHDL13_DWLI_211633-1804211633-dsw--0-ia5 21-Apr-2018 16:33 2044
ber01-VHDL13_DWLI_211733-1804211733-dsw--0-ia5 21-Apr-2018 17:33 2003
ber01-VHDL13_DWLI_211800-1804211800-dsw--0-ia5 21-Apr-2018 18:30 1978
ber01-VHDL13_DWLI_211933-1804211933-dsw--0-ia5 21-Apr-2018 19:33 2006
ber01-VHDL13_DWLI_212033-1804212033-dsw--0-ia5 21-Apr-2018 20:33 2006
ber01-VHDL13_DWLI_220033-1804220033-dsw--0-ia5 22-Apr-2018 00:33 2289
ber01-VHDL13_DWLI_220200-1804220200-dsw--0-ia5 22-Apr-2018 02:30 2336
ber01-VHDL13_DWLI_220400-1804220400-dsw--0-ia5 22-Apr-2018 04:30 2729
ber01-VHDL13_DWLI_220533-1804220533-dsw--0-ia5 22-Apr-2018 05:33 2757
ber01-VHDL13_DWLI_220633-1804220633-dsw--0-ia5 22-Apr-2018 06:33 2757
ber01-VHDL13_DWLI_220733-1804220733-dsw--0-ia5 22-Apr-2018 07:33 2742
ber01-VHDL13_DWLI_220800-1804220800-dsw--0-ia5 22-Apr-2018 08:30 2714
ber01-VHDL13_DWLI_220933-1804220933-dsw--0-ia5 22-Apr-2018 09:33 2742
ber01-VHDL13_DWLI_221033-1804221033-dsw--0-ia5 22-Apr-2018 10:33 2728
ber01-VHDL13_DWLI_221133-1804221133-dsw--0-ia5 22-Apr-2018 11:33 2728
ber01-VHDL13_DWLI_221300-1804221300-dsw--0-ia5 22-Apr-2018 12:30 2703
ber01-VHDL13_DWLI_221333-1804221333-dsw--0-ia5 22-Apr-2018 13:33 2703
ber01-VHDL13_DWLI_221433-1804221433-dsw--0-ia5 22-Apr-2018 14:33 2703
ber01-VHDL13_DWLI_221533-1804221533-dsw--0-ia5 22-Apr-2018 15:33 2703
ber01-VHDL13_DWLI_221633-1804221633-dsw--0-ia5 22-Apr-2018 16:33 2603
ber01-VHDL13_DWLI_221733-1804221733-dsw--0-ia5 22-Apr-2018 17:33 2256
ber01-VHDL13_DWLI_221800-1804221800-dsw--0-ia5 22-Apr-2018 18:30 2228
ber01-VHDL13_DWLI_221933-1804221933-dsw--0-ia5 22-Apr-2018 19:33 2256
ber01-VHDL13_DWLI_222033-1804222033-dsw--0-ia5 22-Apr-2018 20:33 2256
ber01-VHDL13_DWLI_230033-1804230033-dsw--0-ia5 23-Apr-2018 00:33 2552
ber01-VHDL13_DWLI_230200-1804230200-dsw--0-ia5 23-Apr-2018 02:30 2524
ber01-VHDL13_DWLI_230400-1804230400-dsw--0-ia5 23-Apr-2018 04:30 2621
ber01-VHDL13_DWLI_230533-1804230533-dsw--0-ia5 23-Apr-2018 05:33 2649
ber01-VHDL13_DWLI_230633-1804230633-dsw--0-ia5 23-Apr-2018 06:33 2649
ber01-VHDL13_DWLI_230733-1804230733-dsw--0-ia5 23-Apr-2018 07:33 2714
ber01-VHDL13_DWLI_230800-1804230800-dsw--0-ia5 23-Apr-2018 08:30 2629
ber01-VHDL13_DWLI_230933-1804230933-dsw--0-ia5 23-Apr-2018 09:33 2657
ber01-VHDL13_DWLI_231033-1804231033-dsw--0-ia5 23-Apr-2018 10:33 2657
ber01-VHDL13_DWLI_231133-1804231133-dsw--0-ia5 23-Apr-2018 11:33 2608
ber01-VHDL13_DWLI_231300-1804231300-dsw--0-ia5 23-Apr-2018 12:30 2587
ber01-VHDL13_DWLI_231333-1804231333-dsw--0-ia5 23-Apr-2018 13:33 2440
ber01-VHDL13_DWLI_231433-1804231433-dsw--0-ia5 23-Apr-2018 14:33 2440
ber01-VHDL13_DWMG_211500-1804211500-dsw--0-ia5 21-Apr-2018 15:30 2659
ber01-VHDL13_DWMG_211600-1804211600-dsw--0-ia5 21-Apr-2018 16:30 2454
ber01-VHDL13_DWMG_211700-1804211700-dsw--0-ia5 21-Apr-2018 17:30 2306
ber01-VHDL13_DWMG_211800-1804211800-dsw--0-ia5 21-Apr-2018 18:30 2435
ber01-VHDL13_DWMG_211900-1804211900-dsw--0-ia5 21-Apr-2018 19:30 2435
ber01-VHDL13_DWMG_212000-1804212000-dsw--0-ia5 21-Apr-2018 20:30 2425
ber01-VHDL13_DWMG_212100-1804212100-dsw--0-ia5 21-Apr-2018 21:30 2432
ber01-VHDL13_DWMG_212200-1804212200-dsw--0-ia5 21-Apr-2018 22:30 3039
ber01-VHDL13_DWMG_212300-1804212300-dsw--0-ia5 21-Apr-2018 23:30 3039
ber01-VHDL13_DWMG_220000-1804220000-dsw--0-ia5 22-Apr-2018 00:30 3039
ber01-VHDL13_DWMG_220100-1804220100-dsw--0-ia5 22-Apr-2018 01:30 3039
ber01-VHDL13_DWMG_220200-1804220200-dsw--0-ia5 22-Apr-2018 02:30 3039
ber01-VHDL13_DWMG_220300-1804220300-dsw--0-ia5 22-Apr-2018 03:30 2975
ber01-VHDL13_DWMG_220400-1804220400-dsw--0-ia5 22-Apr-2018 04:30 2936
ber01-VHDL13_DWMG_220500-1804220500-dsw--0-ia5 22-Apr-2018 05:30 3349
ber01-VHDL13_DWMG_220600-1804220600-dsw--0-ia5 22-Apr-2018 06:30 3349
ber01-VHDL13_DWMG_220700-1804220700-dsw--0-ia5 22-Apr-2018 07:30 3349
ber01-VHDL13_DWMG_220800-1804220800-dsw--0-ia5 22-Apr-2018 08:30 3341
ber01-VHDL13_DWMG_220900-1804220900-dsw--0-ia5 22-Apr-2018 09:30 3341
ber01-VHDL13_DWMG_221000-1804221000-dsw--0-ia5 22-Apr-2018 10:30 3322
ber01-VHDL13_DWMG_221100-1804221100-dsw--0-ia5 22-Apr-2018 11:30 3322
ber01-VHDL13_DWMG_221200-1804221200-dsw--0-ia5 22-Apr-2018 12:30 3313
ber01-VHDL13_DWMG_221300-1804221300-dsw--0-ia5 22-Apr-2018 12:30 3313
ber01-VHDL13_DWMG_221400-1804221400-dsw--0-ia5 22-Apr-2018 14:30 3192
ber01-VHDL13_DWMG_221500-1804221500-dsw--0-ia5 22-Apr-2018 15:30 3192
ber01-VHDL13_DWMG_221600-1804221600-dsw--0-ia5 22-Apr-2018 16:30 3192
ber01-VHDL13_DWMG_221700-1804221700-dsw--0-ia5 22-Apr-2018 17:30 3090
ber01-VHDL13_DWMG_221800-1804221800-dsw--0-ia5 22-Apr-2018 18:30 3026
ber01-VHDL13_DWMG_221900-1804221900-dsw--0-ia5 22-Apr-2018 19:30 2971
ber01-VHDL13_DWMG_222000-1804222000-dsw--0-ia5 22-Apr-2018 20:30 2971
ber01-VHDL13_DWMG_222100-1804222100-dsw--0-ia5 22-Apr-2018 21:30 2971
ber01-VHDL13_DWMG_222200-1804222200-dsw--0-ia5 22-Apr-2018 22:30 3021
ber01-VHDL13_DWMG_222300-1804222300-dsw--0-ia5 22-Apr-2018 23:30 2830
ber01-VHDL13_DWMG_230000-1804230000-dsw--0-ia5 23-Apr-2018 00:30 2830
ber01-VHDL13_DWMG_230100-1804230100-dsw--0-ia5 23-Apr-2018 01:30 2830
ber01-VHDL13_DWMG_230200-1804230200-dsw--0-ia5 23-Apr-2018 02:30 2903
ber01-VHDL13_DWMG_230300-1804230300-dsw--0-ia5 23-Apr-2018 03:30 2919
ber01-VHDL13_DWMG_230400-1804230400-dsw--0-ia5 23-Apr-2018 04:30 2887
ber01-VHDL13_DWMG_230500-1804230500-dsw--0-ia5 23-Apr-2018 05:30 2887
ber01-VHDL13_DWMG_230600-1804230600-dsw--0-ia5 23-Apr-2018 06:30 2887
ber01-VHDL13_DWMG_230700-1804230700-dsw--0-ia5 23-Apr-2018 07:30 3053
ber01-VHDL13_DWMG_230800-1804230800-dsw--0-ia5 23-Apr-2018 08:30 3040
ber01-VHDL13_DWMG_230900-1804230900-dsw--0-ia5 23-Apr-2018 09:30 3040
ber01-VHDL13_DWMG_231000-1804231000-dsw--0-ia5 23-Apr-2018 10:30 3040
ber01-VHDL13_DWMG_231100-1804231100-dsw--0-ia5 23-Apr-2018 11:30 3040
ber01-VHDL13_DWMG_231200-1804231200-dsw--0-ia5 23-Apr-2018 12:30 2903
ber01-VHDL13_DWMG_231300-1804231300-dsw--0-ia5 23-Apr-2018 12:30 2903
ber01-VHDL13_DWMG_231400-1804231400-dsw--0-ia5 23-Apr-2018 14:30 2744
ber01-VHDL13_DWMO_211500-1804211500-dsw--0-ia5 21-Apr-2018 15:30 2463
ber01-VHDL13_DWMO_211600-1804211600-dsw--0-ia5 21-Apr-2018 16:30 2463
ber01-VHDL13_DWMO_211700-1804211700-dsw--0-ia5 21-Apr-2018 17:30 2358
ber01-VHDL13_DWMO_211800-1804211800-dsw--0-ia5 21-Apr-2018 18:30 2412
ber01-VHDL13_DWMO_211900-1804211900-dsw--0-ia5 21-Apr-2018 19:30 2412
ber01-VHDL13_DWMO_212000-1804212000-dsw--0-ia5 21-Apr-2018 20:30 2633
ber01-VHDL13_DWMO_212100-1804212100-dsw--0-ia5 21-Apr-2018 21:30 2581
ber01-VHDL13_DWMO_212200-1804212200-dsw--0-ia5 21-Apr-2018 22:30 3142
ber01-VHDL13_DWMO_212300-1804212300-dsw--0-ia5 21-Apr-2018 23:30 3142
ber01-VHDL13_DWMO_220000-1804220000-dsw--0-ia5 22-Apr-2018 00:30 3142
ber01-VHDL13_DWMO_220100-1804220100-dsw--0-ia5 22-Apr-2018 01:30 3142
ber01-VHDL13_DWMO_220200-1804220200-dsw--0-ia5 22-Apr-2018 02:30 3142
ber01-VHDL13_DWMO_220300-1804220300-dsw--0-ia5 22-Apr-2018 03:30 3105
ber01-VHDL13_DWMO_220400-1804220400-dsw--0-ia5 22-Apr-2018 04:30 3065
ber01-VHDL13_DWMO_220500-1804220500-dsw--0-ia5 22-Apr-2018 05:30 3363
ber01-VHDL13_DWMO_220600-1804220600-dsw--0-ia5 22-Apr-2018 06:30 3363
ber01-VHDL13_DWMO_220700-1804220700-dsw--0-ia5 22-Apr-2018 07:30 3363
ber01-VHDL13_DWMO_220800-1804220800-dsw--0-ia5 22-Apr-2018 08:30 3380
ber01-VHDL13_DWMO_220900-1804220900-dsw--0-ia5 22-Apr-2018 09:30 3352
ber01-VHDL13_DWMO_221000-1804221000-dsw--0-ia5 22-Apr-2018 10:30 3337
ber01-VHDL13_DWMO_221100-1804221100-dsw--0-ia5 22-Apr-2018 11:30 3337
ber01-VHDL13_DWMO_221200-1804221200-dsw--0-ia5 22-Apr-2018 12:30 3337
ber01-VHDL13_DWMO_221300-1804221300-dsw--0-ia5 22-Apr-2018 12:30 3337
ber01-VHDL13_DWMO_221400-1804221400-dsw--0-ia5 22-Apr-2018 14:30 3106
ber01-VHDL13_DWMO_221500-1804221500-dsw--0-ia5 22-Apr-2018 15:30 3106
ber01-VHDL13_DWMO_221600-1804221600-dsw--0-ia5 22-Apr-2018 16:30 3106
ber01-VHDL13_DWMO_221700-1804221700-dsw--0-ia5 22-Apr-2018 17:30 3063
ber01-VHDL13_DWMO_221800-1804221800-dsw--0-ia5 22-Apr-2018 18:30 3063
ber01-VHDL13_DWMO_221900-1804221900-dsw--0-ia5 22-Apr-2018 19:30 2996
ber01-VHDL13_DWMO_222000-1804222000-dsw--0-ia5 22-Apr-2018 20:30 2996
ber01-VHDL13_DWMO_222100-1804222100-dsw--0-ia5 22-Apr-2018 21:30 2996
ber01-VHDL13_DWMO_222200-1804222200-dsw--0-ia5 22-Apr-2018 22:30 3073
ber01-VHDL13_DWMO_222300-1804222300-dsw--0-ia5 22-Apr-2018 23:30 2698
ber01-VHDL13_DWMO_230000-1804230000-dsw--0-ia5 23-Apr-2018 00:30 2698
ber01-VHDL13_DWMO_230100-1804230100-dsw--0-ia5 23-Apr-2018 01:30 2698
ber01-VHDL13_DWMO_230200-1804230200-dsw--0-ia5 23-Apr-2018 02:30 2698
ber01-VHDL13_DWMO_230300-1804230300-dsw--0-ia5 23-Apr-2018 03:30 2698
ber01-VHDL13_DWMO_230400-1804230400-dsw--0-ia5 23-Apr-2018 04:30 2739
ber01-VHDL13_DWMO_230500-1804230500-dsw--0-ia5 23-Apr-2018 05:30 2739
ber01-VHDL13_DWMO_230600-1804230600-dsw--0-ia5 23-Apr-2018 06:30 2739
ber01-VHDL13_DWMO_230700-1804230700-dsw--0-ia5 23-Apr-2018 07:30 2739
ber01-VHDL13_DWMO_230800-1804230800-dsw--0-ia5 23-Apr-2018 08:30 2933
ber01-VHDL13_DWMO_230900-1804230900-dsw--0-ia5 23-Apr-2018 09:30 2905
ber01-VHDL13_DWMO_231000-1804231000-dsw--0-ia5 23-Apr-2018 10:30 2905
ber01-VHDL13_DWMO_231100-1804231100-dsw--0-ia5 23-Apr-2018 11:30 2905
ber01-VHDL13_DWMO_231200-1804231200-dsw--0-ia5 23-Apr-2018 12:30 2887
ber01-VHDL13_DWMO_231300-1804231300-dsw--0-ia5 23-Apr-2018 12:30 2887
ber01-VHDL13_DWMO_231400-1804231400-dsw--0-ia5 23-Apr-2018 14:30 2887
ber01-VHDL13_DWMP_211500-1804211500-dsw--0-ia5 21-Apr-2018 15:30 2587
ber01-VHDL13_DWMP_211600-1804211600-dsw--0-ia5 21-Apr-2018 16:30 2329
ber01-VHDL13_DWMP_211700-1804211700-dsw--0-ia5 21-Apr-2018 17:30 2191
ber01-VHDL13_DWMP_211800-1804211800-dsw--0-ia5 21-Apr-2018 18:30 2290
ber01-VHDL13_DWMP_211900-1804211900-dsw--0-ia5 21-Apr-2018 19:30 2290
ber01-VHDL13_DWMP_212000-1804212000-dsw--0-ia5 21-Apr-2018 20:30 2480
ber01-VHDL13_DWMP_212100-1804212100-dsw--0-ia5 21-Apr-2018 21:30 2469
ber01-VHDL13_DWMP_212200-1804212200-dsw--0-ia5 21-Apr-2018 22:30 2901
ber01-VHDL13_DWMP_212300-1804212300-dsw--0-ia5 21-Apr-2018 23:30 2901
ber01-VHDL13_DWMP_220000-1804220000-dsw--0-ia5 22-Apr-2018 00:30 2901
ber01-VHDL13_DWMP_220100-1804220100-dsw--0-ia5 22-Apr-2018 01:30 2901
ber01-VHDL13_DWMP_220200-1804220200-dsw--0-ia5 22-Apr-2018 02:30 2901
ber01-VHDL13_DWMP_220300-1804220300-dsw--0-ia5 22-Apr-2018 03:30 2820
ber01-VHDL13_DWMP_220400-1804220400-dsw--0-ia5 22-Apr-2018 04:30 2781
ber01-VHDL13_DWMP_220500-1804220500-dsw--0-ia5 22-Apr-2018 05:30 3181
ber01-VHDL13_DWMP_220600-1804220600-dsw--0-ia5 22-Apr-2018 06:30 3181
ber01-VHDL13_DWMP_220700-1804220700-dsw--0-ia5 22-Apr-2018 07:30 3181
ber01-VHDL13_DWMP_220800-1804220800-dsw--0-ia5 22-Apr-2018 08:30 3173
ber01-VHDL13_DWMP_220900-1804220900-dsw--0-ia5 22-Apr-2018 09:30 3173
ber01-VHDL13_DWMP_221000-1804221000-dsw--0-ia5 22-Apr-2018 10:30 3155
ber01-VHDL13_DWMP_221100-1804221100-dsw--0-ia5 22-Apr-2018 11:30 3155
ber01-VHDL13_DWMP_221200-1804221200-dsw--0-ia5 22-Apr-2018 12:30 3155
ber01-VHDL13_DWMP_221300-1804221300-dsw--0-ia5 22-Apr-2018 12:30 3155
ber01-VHDL13_DWMP_221400-1804221400-dsw--0-ia5 22-Apr-2018 14:30 3043
ber01-VHDL13_DWMP_221500-1804221500-dsw--0-ia5 22-Apr-2018 15:30 3043
ber01-VHDL13_DWMP_221600-1804221600-dsw--0-ia5 22-Apr-2018 16:30 3043
ber01-VHDL13_DWMP_221700-1804221700-dsw--0-ia5 22-Apr-2018 17:30 2939
ber01-VHDL13_DWMP_221800-1804221800-dsw--0-ia5 22-Apr-2018 18:30 2703
ber01-VHDL13_DWMP_221900-1804221900-dsw--0-ia5 22-Apr-2018 19:30 2743
ber01-VHDL13_DWMP_222000-1804222000-dsw--0-ia5 22-Apr-2018 20:30 2743
ber01-VHDL13_DWMP_222100-1804222100-dsw--0-ia5 22-Apr-2018 21:30 2743
ber01-VHDL13_DWMP_222200-1804222200-dsw--0-ia5 22-Apr-2018 22:30 2886
ber01-VHDL13_DWMP_222300-1804222300-dsw--0-ia5 22-Apr-2018 23:30 2622
ber01-VHDL13_DWMP_230000-1804230000-dsw--0-ia5 23-Apr-2018 00:30 2622
ber01-VHDL13_DWMP_230100-1804230100-dsw--0-ia5 23-Apr-2018 01:30 2622
ber01-VHDL13_DWMP_230200-1804230200-dsw--0-ia5 23-Apr-2018 02:30 2622
ber01-VHDL13_DWMP_230300-1804230300-dsw--0-ia5 23-Apr-2018 03:30 2692
ber01-VHDL13_DWMP_230400-1804230400-dsw--0-ia5 23-Apr-2018 04:30 2725
ber01-VHDL13_DWMP_230500-1804230500-dsw--0-ia5 23-Apr-2018 05:30 2725
ber01-VHDL13_DWMP_230600-1804230600-dsw--0-ia5 23-Apr-2018 06:30 2725
ber01-VHDL13_DWMP_230700-1804230700-dsw--0-ia5 23-Apr-2018 07:30 2725
ber01-VHDL13_DWMP_230800-1804230800-dsw--0-ia5 23-Apr-2018 08:30 2777
ber01-VHDL13_DWMP_230900-1804230900-dsw--0-ia5 23-Apr-2018 09:30 2777
ber01-VHDL13_DWMP_231000-1804231000-dsw--0-ia5 23-Apr-2018 10:30 2777
ber01-VHDL13_DWMP_231100-1804231100-dsw--0-ia5 23-Apr-2018 11:30 2777
ber01-VHDL13_DWMP_231200-1804231200-dsw--0-ia5 23-Apr-2018 12:30 2640
ber01-VHDL13_DWMP_231300-1804231300-dsw--0-ia5 23-Apr-2018 12:30 2640
ber01-VHDL13_DWMP_231400-1804231400-dsw--0-ia5 23-Apr-2018 14:30 2640
ber01-VHDL13_DWOG_211700-1804211700-dsw--0-ia5 21-Apr-2018 17:30 3338
ber01-VHDL13_DWOG_220100-1804220100-dsw--0-ia5 22-Apr-2018 01:45 3682
ber01-VHDL13_DWOG_220300-1804220300-dsw--0-ia5 22-Apr-2018 03:00 3682
ber01-VHDL13_DWOG_220800-1804220800-dsw--0-ia5 22-Apr-2018 08:15 3237
ber01-VHDL13_DWOG_221300-1804221300-dsw--0-ia5 22-Apr-2018 12:00 3153
ber01-VHDL13_DWOG_221700-1804221700-dsw--0-ia5 22-Apr-2018 17:30 3520
ber01-VHDL13_DWOG_230100-1804230100-dsw--0-ia5 23-Apr-2018 01:45 3461
ber01-VHDL13_DWOG_230300-1804230300-dsw--0-ia5 23-Apr-2018 03:00 3366
ber01-VHDL13_DWOG_230800-1804230800-dsw--0-ia5 23-Apr-2018 08:15 4188
ber01-VHDL13_DWOG_231300-1804231300-dsw--0-ia5 23-Apr-2018 12:00 4107
ber01-VHDL13_DWOH_211500-1804211500-dsw--0-ia5 21-Apr-2018 15:28 2442
ber01-VHDL13_DWOH_211800-1804211800-dsw--0-ia5 21-Apr-2018 18:28 2256
ber01-VHDL13_DWOH_220200-1804220200-dsw--0-ia5 22-Apr-2018 02:28 2736
ber01-VHDL13_DWOH_220400-1804220400-dsw--0-ia5 22-Apr-2018 04:58 2632
ber01-VHDL13_DWOH_220800-1804220800-dsw--0-ia5 22-Apr-2018 08:28 2640
ber01-VHDL13_DWOH_221300-1804221300-dsw--0-ia5 22-Apr-2018 12:28 2672
ber01-VHDL13_DWOH_221500-1804221500-dsw--0-ia5 22-Apr-2018 15:28 3039
ber01-VHDL13_DWOH_221800-1804221800-dsw--0-ia5 22-Apr-2018 18:28 2580
ber01-VHDL13_DWOH_230200-1804230200-dsw--0-ia5 23-Apr-2018 02:28 2706
ber01-VHDL13_DWOH_230400-1804230400-dsw--0-ia5 23-Apr-2018 04:58 2899
ber01-VHDL13_DWOH_230800-1804230800-dsw--0-ia5 23-Apr-2018 08:28 2821
ber01-VHDL13_DWOH_231300-1804231300-dsw--0-ia5 23-Apr-2018 12:28 2818
ber01-VHDL13_DWOH_231300_COR-1804231300-dsw--0-ia5 23-Apr-2018 14:30 2825
ber01-VHDL13_DWOI_211500-1804211500-dsw--0-ia5 21-Apr-2018 15:28 2628
ber01-VHDL13_DWOI_211800-1804211800-dsw--0-ia5 21-Apr-2018 18:28 2438
ber01-VHDL13_DWOI_220200-1804220200-dsw--0-ia5 22-Apr-2018 02:28 2667
ber01-VHDL13_DWOI_220400-1804220400-dsw--0-ia5 22-Apr-2018 04:58 2609
ber01-VHDL13_DWOI_220800-1804220800-dsw--0-ia5 22-Apr-2018 08:28 2645
ber01-VHDL13_DWOI_221300-1804221300-dsw--0-ia5 22-Apr-2018 12:28 2658
ber01-VHDL13_DWOI_221500-1804221500-dsw--0-ia5 22-Apr-2018 15:28 2913
ber01-VHDL13_DWOI_221800-1804221800-dsw--0-ia5 22-Apr-2018 18:28 2259
ber01-VHDL13_DWOI_230200-1804230200-dsw--0-ia5 23-Apr-2018 02:28 2763
ber01-VHDL13_DWOI_230400-1804230400-dsw--0-ia5 23-Apr-2018 04:58 2882
ber01-VHDL13_DWOI_230800-1804230800-dsw--0-ia5 23-Apr-2018 08:28 2800
ber01-VHDL13_DWOI_231300-1804231300-dsw--0-ia5 23-Apr-2018 12:28 2800
ber01-VHDL13_DWON_211727-1804211727-dsw--0-ia5 21-Apr-2018 17:28 3209
ber01-VHDL13_DWON_212103-1804212103-dsw--0-ia5 21-Apr-2018 21:03 3391
ber01-VHDL13_DWON_220125-1804220125-dsw--0-ia5 22-Apr-2018 01:25 3629
ber01-VHDL13_DWON_220509-1804220509-dsw--0-ia5 22-Apr-2018 05:09 3266
ber01-VHDL13_DWON_220517-1804220517-dsw--0-ia5 22-Apr-2018 05:17 3403
ber01-VHDL13_DWON_220636-1804220636-dsw--0-ia5 22-Apr-2018 06:36 3661
ber01-VHDL13_DWON_220650-1804220650-dsw--0-ia5 22-Apr-2018 06:50 3661
ber01-VHDL13_DWON_220746-1804220746-dsw--0-ia5 22-Apr-2018 07:46 3651
ber01-VHDL13_DWON_221111-1804221111-dsw--0-ia5 22-Apr-2018 11:11 3498
ber01-VHDL13_DWON_221325-1804221325-dsw--0-ia5 22-Apr-2018 13:25 3498
ber01-VHDL13_DWON_221331-1804221331-dsw--0-ia5 22-Apr-2018 13:31 3270
ber01-VHDL13_DWON_221520-1804221520-dsw--0-ia5 22-Apr-2018 15:20 3538
ber01-VHDL13_DWON_221534-1804221534-dsw--0-ia5 22-Apr-2018 15:34 3524
ber01-VHDL13_DWON_221545-1804221545-dsw--0-ia5 22-Apr-2018 15:45 3524
ber01-VHDL13_DWON_221546-1804221546-dsw--0-ia5 22-Apr-2018 15:46 3524
ber01-VHDL13_DWON_221656-1804221656-dsw--0-ia5 22-Apr-2018 16:57 3561
ber01-VHDL13_DWON_221712-1804221712-dsw--0-ia5 22-Apr-2018 17:12 3455
ber01-VHDL13_DWON_222107-1804222107-dsw--0-ia5 22-Apr-2018 21:07 3661
ber01-VHDL13_DWON_230005-1804230005-dsw--0-ia5 23-Apr-2018 00:06 4094
ber01-VHDL13_DWON_230114-1804230114-dsw--0-ia5 23-Apr-2018 01:14 3559
ber01-VHDL13_DWON_230115-1804230115-dsw--0-ia5 23-Apr-2018 01:16 3559
ber01-VHDL13_DWON_230240-1804230240-dsw--0-ia5 23-Apr-2018 02:41 3274
ber01-VHDL13_DWON_230513-1804230513-dsw--0-ia5 23-Apr-2018 05:13 3469
ber01-VHDL13_DWON_230516-1804230516-dsw--0-ia5 23-Apr-2018 05:17 3469
ber01-VHDL13_DWON_230529-1804230529-dsw--0-ia5 23-Apr-2018 05:29 3645
ber01-VHDL13_DWON_230706-1804230706-dsw--0-ia5 23-Apr-2018 07:06 3625
ber01-VHDL13_DWON_230858-1804230858-dsw--0-ia5 23-Apr-2018 08:58 3631
ber01-VHDL13_DWON_231115-1804231115-dsw--0-ia5 23-Apr-2018 11:15 3568
ber01-VHDL13_DWON_231500-1804231500-dsw--0-ia5 23-Apr-2018 15:00 3536
ber01-VHDL13_DWPG_211500-1804211500-dsw--0-ia5 21-Apr-2018 15:30 2573
ber01-VHDL13_DWPG_211630-1804211630-dsw--0-ia5 21-Apr-2018 16:30 2573
ber01-VHDL13_DWPG_211750-1804211750-dsw--0-ia5 21-Apr-2018 17:30 2573
ber01-VHDL13_DWPG_211800-1804211800-dsw--0-ia5 21-Apr-2018 18:30 2573
ber01-VHDL13_DWPG_211930-1804211930-dsw--0-ia5 21-Apr-2018 19:30 2573
ber01-VHDL13_DWPG_220200-1804220200-dsw--0-ia5 22-Apr-2018 02:30 2696
ber01-VHDL13_DWPG_220400-1804220400-dsw--0-ia5 22-Apr-2018 04:30 2830
ber01-VHDL13_DWPG_220530-1804220530-dsw--0-ia5 22-Apr-2018 05:30 2829
ber01-VHDL13_DWPG_220630-1804220630-dsw--0-ia5 22-Apr-2018 06:30 2829
ber01-VHDL13_DWPG_220750-1804220750-dsw--0-ia5 22-Apr-2018 07:30 2829
ber01-VHDL13_DWPG_220800-1804220800-dsw--0-ia5 22-Apr-2018 08:30 2843
ber01-VHDL13_DWPG_220930-1804220930-dsw--0-ia5 22-Apr-2018 09:30 2843
ber01-VHDL13_DWPG_221030-1804221030-dsw--0-ia5 22-Apr-2018 10:30 2843
ber01-VHDL13_DWPG_221130-1804221130-dsw--0-ia5 22-Apr-2018 11:30 2772
ber01-VHDL13_DWPG_221300-1804221300-dsw--0-ia5 22-Apr-2018 12:30 2772
ber01-VHDL13_DWPG_221330-1804221330-dsw--0-ia5 22-Apr-2018 13:30 2772
ber01-VHDL13_DWPG_221450-1804221450-dsw--0-ia5 22-Apr-2018 14:30 2772
ber01-VHDL13_DWPG_221500-1804221500-dsw--0-ia5 22-Apr-2018 15:30 2693
ber01-VHDL13_DWPG_221630-1804221630-dsw--0-ia5 22-Apr-2018 16:30 2693
ber01-VHDL13_DWPG_221750-1804221750-dsw--0-ia5 22-Apr-2018 17:30 2693
ber01-VHDL13_DWPG_221800-1804221800-dsw--0-ia5 22-Apr-2018 18:30 2500
ber01-VHDL13_DWPG_221930-1804221930-dsw--0-ia5 22-Apr-2018 19:30 2347
ber01-VHDL13_DWPG_230200-1804230200-dsw--0-ia5 23-Apr-2018 02:30 2490
ber01-VHDL13_DWPG_230400-1804230400-dsw--0-ia5 23-Apr-2018 04:30 2632
ber01-VHDL13_DWPG_230530-1804230530-dsw--0-ia5 23-Apr-2018 05:30 2819
ber01-VHDL13_DWPG_230630-1804230630-dsw--0-ia5 23-Apr-2018 06:30 2531
ber01-VHDL13_DWPG_230750-1804230750-dsw--0-ia5 23-Apr-2018 07:30 2531
ber01-VHDL13_DWPG_230800-1804230800-dsw--0-ia5 23-Apr-2018 08:30 2577
ber01-VHDL13_DWPG_230930-1804230930-dsw--0-ia5 23-Apr-2018 09:30 2643
ber01-VHDL13_DWPG_231030-1804231030-dsw--0-ia5 23-Apr-2018 10:30 2643
ber01-VHDL13_DWPG_231130-1804231130-dsw--0-ia5 23-Apr-2018 11:30 2663
ber01-VHDL13_DWPG_231300-1804231300-dsw--0-ia5 23-Apr-2018 12:30 2714
ber01-VHDL13_DWPG_231300_COR-1804231300-dsw--0-ia5 23-Apr-2018 14:10 2530
ber01-VHDL13_DWPG_231330-1804231330-dsw--0-ia5 23-Apr-2018 13:30 2714
ber01-VHDL13_DWPG_231450-1804231450-dsw--0-ia5 23-Apr-2018 14:30 2526
ber01-VHDL13_DWPH_211500-1804211500-dsw--0-ia5 21-Apr-2018 15:30 2406
ber01-VHDL13_DWPH_211630-1804211630-dsw--0-ia5 21-Apr-2018 16:30 2536
ber01-VHDL13_DWPH_211750-1804211750-dsw--0-ia5 21-Apr-2018 17:30 2536
ber01-VHDL13_DWPH_211800-1804211800-dsw--0-ia5 21-Apr-2018 18:30 2536
ber01-VHDL13_DWPH_211930-1804211930-dsw--0-ia5 21-Apr-2018 19:30 2536
ber01-VHDL13_DWPH_220200-1804220200-dsw--0-ia5 22-Apr-2018 02:30 2798
ber01-VHDL13_DWPH_220400-1804220400-dsw--0-ia5 22-Apr-2018 04:30 2990
ber01-VHDL13_DWPH_220530-1804220530-dsw--0-ia5 22-Apr-2018 05:30 2990
ber01-VHDL13_DWPH_220630-1804220630-dsw--0-ia5 22-Apr-2018 06:30 2990
ber01-VHDL13_DWPH_220750-1804220750-dsw--0-ia5 22-Apr-2018 07:30 2990
ber01-VHDL13_DWPH_220800-1804220800-dsw--0-ia5 22-Apr-2018 08:30 3055
ber01-VHDL13_DWPH_220930-1804220930-dsw--0-ia5 22-Apr-2018 09:30 3055
ber01-VHDL13_DWPH_221030-1804221030-dsw--0-ia5 22-Apr-2018 10:30 3055
ber01-VHDL13_DWPH_221130-1804221130-dsw--0-ia5 22-Apr-2018 11:30 2983
ber01-VHDL13_DWPH_221300-1804221300-dsw--0-ia5 22-Apr-2018 12:30 2992
ber01-VHDL13_DWPH_221330-1804221330-dsw--0-ia5 22-Apr-2018 13:30 2958
ber01-VHDL13_DWPH_221450-1804221450-dsw--0-ia5 22-Apr-2018 14:30 2958
ber01-VHDL13_DWPH_221500-1804221500-dsw--0-ia5 22-Apr-2018 15:30 3071
ber01-VHDL13_DWPH_221630-1804221630-dsw--0-ia5 22-Apr-2018 16:30 3071
ber01-VHDL13_DWPH_221750-1804221750-dsw--0-ia5 22-Apr-2018 17:30 3071
ber01-VHDL13_DWPH_221800-1804221800-dsw--0-ia5 22-Apr-2018 18:30 2850
ber01-VHDL13_DWPH_221930-1804221930-dsw--0-ia5 22-Apr-2018 19:30 2705
ber01-VHDL13_DWPH_230200-1804230200-dsw--0-ia5 23-Apr-2018 02:30 2841
ber01-VHDL13_DWPH_230400-1804230400-dsw--0-ia5 23-Apr-2018 04:30 2873
ber01-VHDL13_DWPH_230530-1804230530-dsw--0-ia5 23-Apr-2018 05:30 2820
ber01-VHDL13_DWPH_230630-1804230630-dsw--0-ia5 23-Apr-2018 06:30 2681
ber01-VHDL13_DWPH_230750-1804230750-dsw--0-ia5 23-Apr-2018 07:30 2594
ber01-VHDL13_DWPH_230800-1804230800-dsw--0-ia5 23-Apr-2018 08:30 2595
ber01-VHDL13_DWPH_230930-1804230930-dsw--0-ia5 23-Apr-2018 09:30 2515
ber01-VHDL13_DWPH_231030-1804231030-dsw--0-ia5 23-Apr-2018 10:30 2515
ber01-VHDL13_DWPH_231130-1804231130-dsw--0-ia5 23-Apr-2018 11:30 2647
ber01-VHDL13_DWPH_231300-1804231300-dsw--0-ia5 23-Apr-2018 12:30 2769
ber01-VHDL13_DWPH_231330-1804231330-dsw--0-ia5 23-Apr-2018 13:30 2769
ber01-VHDL13_DWPH_231450-1804231450-dsw--0-ia5 23-Apr-2018 14:30 2769
ber01-VHDL13_DWSG_211800-1804211800-dsw--0-ia5 21-Apr-2018 18:30 2080
ber01-VHDL13_DWSG_220200-1804220200-dsw--0-ia5 22-Apr-2018 02:30 2679
ber01-VHDL13_DWSG_220400-1804220400-dsw--0-ia5 22-Apr-2018 04:30 2641
ber01-VHDL13_DWSG_220800-1804220800-dsw--0-ia5 22-Apr-2018 08:30 2592
ber01-VHDL13_DWSG_221300-1804221300-dsw--0-ia5 22-Apr-2018 12:30 2951
ber01-VHDL13_DWSG_221800-1804221800-dsw--0-ia5 22-Apr-2018 18:30 2648
ber01-VHDL13_DWSG_230200-1804230200-dsw--0-ia5 23-Apr-2018 02:30 2469
ber01-VHDL13_DWSG_230400-1804230400-dsw--0-ia5 23-Apr-2018 04:30 2424
ber01-VHDL13_DWSG_230800-1804230800-dsw--0-ia5 23-Apr-2018 08:30 2346
ber01-VHDL13_DWSG_231300-1804231300-dsw--0-ia5 23-Apr-2018 12:30 2373
ber01-VHDL13_DWSN_211800-1804211800-dsw--0-ia5 21-Apr-2018 18:30 1558
ber01-VHDL13_DWSN_220200-1804220200-dsw--0-ia5 22-Apr-2018 02:30 1764
ber01-VHDL13_DWSN_220400-1804220400-dsw--0-ia5 22-Apr-2018 04:30 1709
ber01-VHDL13_DWSN_220800-1804220800-dsw--0-ia5 22-Apr-2018 08:30 1702
ber01-VHDL13_DWSN_221300-1804221300-dsw--0-ia5 22-Apr-2018 13:30 2479
ber01-VHDL13_DWSN_221800-1804221800-dsw--0-ia5 22-Apr-2018 18:30 2154
ber01-VHDL13_DWSN_230200-1804230200-dsw--0-ia5 23-Apr-2018 02:30 2185
ber01-VHDL13_DWSN_230400-1804230400-dsw--0-ia5 23-Apr-2018 04:30 2080
ber01-VHDL13_DWSN_230800-1804230800-dsw--0-ia5 23-Apr-2018 08:30 2008
ber01-VHDL13_DWSN_231300-1804231300-dsw--0-ia5 23-Apr-2018 13:30 2049
ber01-VHDL13_DWSO_211800-1804211800-dsw--0-ia5 21-Apr-2018 18:30 2027
ber01-VHDL13_DWSO_220200-1804220200-dsw--0-ia5 22-Apr-2018 02:30 2337
ber01-VHDL13_DWSO_220400-1804220400-dsw--0-ia5 22-Apr-2018 04:30 2343
ber01-VHDL13_DWSO_220800-1804220800-dsw--0-ia5 22-Apr-2018 08:30 2474
ber01-VHDL13_DWSO_221300-1804221300-dsw--0-ia5 22-Apr-2018 13:30 2806
ber01-VHDL13_DWSO_221800-1804221800-dsw--0-ia5 22-Apr-2018 18:30 2474
ber01-VHDL13_DWSO_230200-1804230200-dsw--0-ia5 23-Apr-2018 02:30 2491
ber01-VHDL13_DWSO_230400-1804230400-dsw--0-ia5 23-Apr-2018 04:30 2329
ber01-VHDL13_DWSO_230800-1804230800-dsw--0-ia5 23-Apr-2018 08:30 2258
ber01-VHDL13_DWSO_231300-1804231300-dsw--0-ia5 23-Apr-2018 13:30 2270
ber01-VHDL13_DWSP_211800-1804211800-dsw--0-ia5 21-Apr-2018 18:30 1892
ber01-VHDL13_DWSP_220200-1804220200-dsw--0-ia5 22-Apr-2018 02:30 2217
ber01-VHDL13_DWSP_220400-1804220400-dsw--0-ia5 22-Apr-2018 04:30 2274
ber01-VHDL13_DWSP_220800-1804220800-dsw--0-ia5 22-Apr-2018 08:30 2235
ber01-VHDL13_DWSP_221300-1804221300-dsw--0-ia5 22-Apr-2018 13:30 2628
ber01-VHDL13_DWSP_221800-1804221800-dsw--0-ia5 22-Apr-2018 18:30 2450
ber01-VHDL13_DWSP_230200-1804230200-dsw--0-ia5 23-Apr-2018 02:30 2449
ber01-VHDL13_DWSP_230400-1804230400-dsw--0-ia5 23-Apr-2018 04:30 2112
ber01-VHDL13_DWSP_230800-1804230800-dsw--0-ia5 23-Apr-2018 08:30 2041
ber01-VHDL13_DWSP_231300-1804231300-dsw--0-ia5 23-Apr-2018 13:30 2123
ber01-VHDL17_DWOG_221200-1804221200-dsw--0-ia5 22-Apr-2018 11:51 2528
ber01-VHDL17_DWOG_231200-1804231200-dsw--0-ia5 23-Apr-2018 13:11 2611
gts01-VHDL12_DWON_211815-1804211745-afsv--97-ia5 21-Apr-2018 17:45 2791
gts01-VHDL12_DWON_220115-1804220145-afsv--20-ia5 22-Apr-2018 01:45 3207
gts01-VHDL12_DWON_220530-1804220530-afsv--42-ia5 22-Apr-2018 05:30 3017
gts01-VHDL12_DWON_220815-1804220815-afsv--23-ia5 22-Apr-2018 08:15 3270
gts01-VHDL12_DWON_221330-1804221230-afsv--85-ia5 22-Apr-2018 12:30 3142
gts01-VHDL12_DWON_221815-1804221745-afsv--46-ia5 22-Apr-2018 17:45 3099
gts01-VHDL12_DWON_230115-1804230145-afsv--81-ia5 23-Apr-2018 01:45 3188
gts01-VHDL12_DWON_230530-1804230530-afsv--07-ia5 23-Apr-2018 05:30 3236
gts01-VHDL12_DWON_230815-1804230815-afsv--87-ia5 23-Apr-2018 08:15 3216
gts01-VHDL12_DWON_231330-1804231230-afsv--47-ia5 23-Apr-2018 12:30 3155
pid-VHDL12_DWEH_220200-1804220200-dsw--0-ia5 22-Apr-2018 02:28 2347
pid-VHDL12_DWEH_230200-1804230200-dsw--0-ia5 23-Apr-2018 02:28 2323
pid-VHDL12_DWHG_220200-1804220200-dsw--0-ia5 22-Apr-2018 02:30 1957
pid-VHDL12_DWHG_220400-1804220400-dsw--0-ia5 22-Apr-2018 04:30 1958
pid-VHDL12_DWHG_230200-1804230200-dsw--0-ia5 23-Apr-2018 02:30 2236
pid-VHDL12_DWHG_230400-1804230400-dsw--0-ia5 23-Apr-2018 04:30 2171
pid-VHDL12_DWHH_220200-1804220200-dsw--0-ia5 22-Apr-2018 02:30 1907
pid-VHDL12_DWHH_220400-1804220400-dsw--0-ia5 22-Apr-2018 04:30 1905
pid-VHDL12_DWHH_230200-1804230200-dsw--0-ia5 23-Apr-2018 02:30 1863
pid-VHDL12_DWHH_230400-1804230400-dsw--0-ia5 23-Apr-2018 04:30 1827
pid-VHDL12_DWLG_211800-1804211800-dsw--0-ia5 21-Apr-2018 18:30 1563
pid-VHDL12_DWLG_220200-1804220200-dsw--0-ia5 22-Apr-2018 02:30 2052
pid-VHDL12_DWLG_220400-1804220400-dsw--0-ia5 22-Apr-2018 04:30 2199
pid-VHDL12_DWLG_220800-1804220800-dsw--0-ia5 22-Apr-2018 08:30 2196
pid-VHDL12_DWLG_221300-1804221300-dsw--0-ia5 22-Apr-2018 12:30 2171
pid-VHDL12_DWLG_221800-1804221800-dsw--0-ia5 22-Apr-2018 18:30 1793
pid-VHDL12_DWLG_230200-1804230200-dsw--0-ia5 23-Apr-2018 02:30 2380
pid-VHDL12_DWLG_230400-1804230400-dsw--0-ia5 23-Apr-2018 04:30 2448
pid-VHDL12_DWLG_230800-1804230800-dsw--0-ia5 23-Apr-2018 08:30 2350
pid-VHDL12_DWLG_231300-1804231300-dsw--0-ia5 23-Apr-2018 12:30 2275
pid-VHDL12_DWLH_211800-1804211800-dsw--0-ia5 21-Apr-2018 18:30 1757
pid-VHDL12_DWLH_220200-1804220200-dsw--0-ia5 22-Apr-2018 02:30 2162
pid-VHDL12_DWLH_220400-1804220400-dsw--0-ia5 22-Apr-2018 04:30 2386
pid-VHDL12_DWLH_220800-1804220800-dsw--0-ia5 22-Apr-2018 08:30 2375
pid-VHDL12_DWLH_221300-1804221300-dsw--0-ia5 22-Apr-2018 12:30 2352
pid-VHDL12_DWLH_221800-1804221800-dsw--0-ia5 22-Apr-2018 18:30 1962
pid-VHDL12_DWLH_230200-1804230200-dsw--0-ia5 23-Apr-2018 02:30 2405
pid-VHDL12_DWLH_230400-1804230400-dsw--0-ia5 23-Apr-2018 04:30 2474
pid-VHDL12_DWLH_230800-1804230800-dsw--0-ia5 23-Apr-2018 08:30 2470
pid-VHDL12_DWLH_231300-1804231300-dsw--0-ia5 23-Apr-2018 12:30 2473
pid-VHDL12_DWLI_211800-1804211800-dsw--0-ia5 21-Apr-2018 18:30 1679
pid-VHDL12_DWLI_220200-1804220200-dsw--0-ia5 22-Apr-2018 02:30 1905
pid-VHDL12_DWLI_220400-1804220400-dsw--0-ia5 22-Apr-2018 04:30 2291
pid-VHDL12_DWLI_220800-1804220800-dsw--0-ia5 22-Apr-2018 08:30 2276
pid-VHDL12_DWLI_221300-1804221300-dsw--0-ia5 22-Apr-2018 12:30 2265
pid-VHDL12_DWLI_221800-1804221800-dsw--0-ia5 22-Apr-2018 18:30 1772
pid-VHDL12_DWLI_230200-1804230200-dsw--0-ia5 23-Apr-2018 02:30 2105
pid-VHDL12_DWLI_230400-1804230400-dsw--0-ia5 23-Apr-2018 04:30 2202
pid-VHDL12_DWLI_230800-1804230800-dsw--0-ia5 23-Apr-2018 08:30 2210
pid-VHDL12_DWLI_231300-1804231300-dsw--0-ia5 23-Apr-2018 12:30 2168
pid-VHDL12_DWMG_211800-1804211800-dsw--0-ia5 21-Apr-2018 18:30 2025
pid-VHDL12_DWMG_220200-1804220200-dsw--0-ia5 22-Apr-2018 02:30 2476
pid-VHDL12_DWMG_220400-1804220400-dsw--0-ia5 22-Apr-2018 04:30 2437
pid-VHDL12_DWMG_220800-1804220800-dsw--0-ia5 22-Apr-2018 08:30 2842
pid-VHDL12_DWMG_221300-1804221300-dsw--0-ia5 22-Apr-2018 12:30 2814
pid-VHDL12_DWMG_221800-1804221800-dsw--0-ia5 22-Apr-2018 18:30 2527
pid-VHDL12_DWMG_230200-1804230200-dsw--0-ia5 23-Apr-2018 02:30 2620
pid-VHDL12_DWMG_230400-1804230400-dsw--0-ia5 23-Apr-2018 04:30 2604
pid-VHDL12_DWMG_230800-1804230800-dsw--0-ia5 23-Apr-2018 08:30 2757
pid-VHDL12_DWMG_231300-1804231300-dsw--0-ia5 23-Apr-2018 12:30 2620
pid-VHDL12_DWOG_220100-1804220100-dsw--0-ia5 22-Apr-2018 01:45 3172
pid-VHDL12_DWOG_220300-1804220300-dsw--0-ia5 22-Apr-2018 03:00 3172
pid-VHDL12_DWOG_230100-1804230100-dsw--0-ia5 23-Apr-2018 01:45 2999
pid-VHDL12_DWOG_230300-1804230300-dsw--0-ia5 23-Apr-2018 03:00 2904
pid-VHDL12_DWOH_220200-1804220200-dsw--0-ia5 22-Apr-2018 02:28 2318
pid-VHDL12_DWOH_230200-1804230200-dsw--0-ia5 23-Apr-2018 02:28 2335
pid-VHDL12_DWOI_220200-1804220200-dsw--0-ia5 22-Apr-2018 02:28 2279
pid-VHDL12_DWOI_230200-1804230200-dsw--0-ia5 23-Apr-2018 02:28 2360
pid-VHDL12_DWPG_220200-1804220200-dsw--0-ia5 22-Apr-2018 02:30 2427
pid-VHDL12_DWPG_220400-1804220400-dsw--0-ia5 22-Apr-2018 04:30 2584
pid-VHDL12_DWPG_230200-1804230200-dsw--0-ia5 23-Apr-2018 02:30 2131
pid-VHDL12_DWPG_230400-1804230400-dsw--0-ia5 23-Apr-2018 04:30 2273
pid-VHDL12_DWPH_220200-1804220200-dsw--0-ia5 22-Apr-2018 02:30 2392
pid-VHDL12_DWPH_220400-1804220400-dsw--0-ia5 22-Apr-2018 04:30 2566
pid-VHDL12_DWPH_230200-1804230200-dsw--0-ia5 23-Apr-2018 02:30 2461
pid-VHDL12_DWPH_230400-1804230400-dsw--0-ia5 23-Apr-2018 04:30 2493
pid-VHDL12_DWSG_220200-1804220200-dsw--0-ia5 22-Apr-2018 02:30 2252
pid-VHDL12_DWSG_230200-1804230200-dsw--0-ia5 23-Apr-2018 02:30 2185