Index of /weather/text_forecasts/txt/
../
FPDL13_DWMZ_190600 19-Feb-2019 09:18 2594
FPDL13_DWMZ_200600 20-Feb-2019 08:26 5745
SXDL31_DWAV_181800 18-Feb-2019 17:13 8546
SXDL31_DWAV_190800 19-Feb-2019 08:18 6278
SXDL31_DWAV_191800 19-Feb-2019 17:04 6358
SXDL31_DWAV_200800 20-Feb-2019 07:39 6689
SXDL33_DWAV_190000 19-Feb-2019 09:33 6746
SXDL33_DWAV_200000 20-Feb-2019 08:52 10810
ber01-FWDL39_DWMS_181230-1902181230-dsw--0-ia5 18-Feb-2019 13:30 1047
ber01-FWDL39_DWMS_181230_COR-1902181230-dsw--0-ia5 18-Feb-2019 13:35 1147
ber01-FWDL39_DWMS_191230-1902191230-dsw--0-ia5 19-Feb-2019 13:29 1003
ber01-VHDL13_DWEH_181300-1902181300-dsw--0-ia5 18-Feb-2019 13:28 2340
ber01-VHDL13_DWEH_181500-1902181500-dsw--0-ia5 18-Feb-2019 16:28 2282
ber01-VHDL13_DWEH_181800-1902181800-dsw--0-ia5 18-Feb-2019 19:28 2542
ber01-VHDL13_DWEH_190200-1902190200-dsw--0-ia5 19-Feb-2019 03:28 2173
ber01-VHDL13_DWEH_190400-1902190400-dsw--0-ia5 19-Feb-2019 05:58 2066
ber01-VHDL13_DWEH_190800-1902190800-dsw--0-ia5 19-Feb-2019 09:28 1919
ber01-VHDL13_DWEH_191300-1902191300-dsw--0-ia5 19-Feb-2019 13:28 1940
ber01-VHDL13_DWEH_191500-1902191500-dsw--0-ia5 19-Feb-2019 16:28 1925
ber01-VHDL13_DWEH_191800-1902191800-dsw--0-ia5 19-Feb-2019 19:28 1822
ber01-VHDL13_DWEH_200200-1902200200-dsw--0-ia5 20-Feb-2019 03:28 2201
ber01-VHDL13_DWEH_200400-1902200400-dsw--0-ia5 20-Feb-2019 05:58 2252
ber01-VHDL13_DWEH_200800-1902200800-dsw--0-ia5 20-Feb-2019 09:28 2032
ber01-VHDL13_DWHG_181300-1902181300-dsw--0-ia5 18-Feb-2019 13:30 2663
ber01-VHDL13_DWHG_181800-1902181800-dsw--0-ia5 18-Feb-2019 19:30 2544
ber01-VHDL13_DWHG_190200-1902190200-dsw--0-ia5 19-Feb-2019 03:30 2319
ber01-VHDL13_DWHG_190400-1902190400-dsw--0-ia5 19-Feb-2019 05:30 2373
ber01-VHDL13_DWHG_190800-1902190800-dsw--0-ia5 19-Feb-2019 09:30 2210
ber01-VHDL13_DWHG_191300-1902191300-dsw--0-ia5 19-Feb-2019 13:30 2286
ber01-VHDL13_DWHG_191800-1902191800-dsw--0-ia5 19-Feb-2019 19:30 1980
ber01-VHDL13_DWHG_200200-1902200200-dsw--0-ia5 20-Feb-2019 03:30 2007
ber01-VHDL13_DWHG_200400-1902200400-dsw--0-ia5 20-Feb-2019 05:30 2123
ber01-VHDL13_DWHG_200800-1902200800-dsw--0-ia5 20-Feb-2019 09:30 2238
ber01-VHDL13_DWHH_181300-1902181300-dsw--0-ia5 18-Feb-2019 13:30 2245
ber01-VHDL13_DWHH_181800-1902181800-dsw--0-ia5 18-Feb-2019 19:30 2015
ber01-VHDL13_DWHH_190200-1902190200-dsw--0-ia5 19-Feb-2019 03:30 2082
ber01-VHDL13_DWHH_190400-1902190400-dsw--0-ia5 19-Feb-2019 05:30 2077
ber01-VHDL13_DWHH_190800-1902190800-dsw--0-ia5 19-Feb-2019 09:30 2114
ber01-VHDL13_DWHH_191300-1902191300-dsw--0-ia5 19-Feb-2019 13:30 2171
ber01-VHDL13_DWHH_191800-1902191800-dsw--0-ia5 19-Feb-2019 19:30 1818
ber01-VHDL13_DWHH_200200-1902200200-dsw--0-ia5 20-Feb-2019 03:30 1918
ber01-VHDL13_DWHH_200400-1902200400-dsw--0-ia5 20-Feb-2019 05:30 1977
ber01-VHDL13_DWHH_200800-1902200800-dsw--0-ia5 20-Feb-2019 09:30 1981
ber01-VHDL13_DWLG_181300-1902181300-dsw--0-ia5 18-Feb-2019 13:30 2000
ber01-VHDL13_DWLG_181433-1902181433-dsw--0-ia5 18-Feb-2019 14:33 1960
ber01-VHDL13_DWLG_181533-1902181533-dsw--0-ia5 18-Feb-2019 15:33 1960
ber01-VHDL13_DWLG_181633-1902181633-dsw--0-ia5 18-Feb-2019 16:33 1960
ber01-VHDL13_DWLG_181733-1902181733-dsw--0-ia5 18-Feb-2019 17:33 1970
ber01-VHDL13_DWLG_181800-1902181800-dsw--0-ia5 18-Feb-2019 19:30 1830
ber01-VHDL13_DWLG_181833-1902181833-dsw--0-ia5 18-Feb-2019 18:33 1858
ber01-VHDL13_DWLG_182033-1902182033-dsw--0-ia5 18-Feb-2019 20:33 1858
ber01-VHDL13_DWLG_182133-1902182133-dsw--0-ia5 18-Feb-2019 21:33 1858
ber01-VHDL13_DWLG_190133-1902190133-dsw--0-ia5 19-Feb-2019 01:33 2026
ber01-VHDL13_DWLG_190200-1902190200-dsw--0-ia5 19-Feb-2019 03:30 1994
ber01-VHDL13_DWLG_190400-1902190400-dsw--0-ia5 19-Feb-2019 05:30 1987
ber01-VHDL13_DWLG_190633-1902190633-dsw--0-ia5 19-Feb-2019 06:33 2015
ber01-VHDL13_DWLG_190733-1902190733-dsw--0-ia5 19-Feb-2019 07:33 2015
ber01-VHDL13_DWLG_190800-1902190800-dsw--0-ia5 19-Feb-2019 09:30 1892
ber01-VHDL13_DWLG_190833-1902190833-dsw--0-ia5 19-Feb-2019 08:33 2015
ber01-VHDL13_DWLG_191033-1902191033-dsw--0-ia5 19-Feb-2019 10:33 1923
ber01-VHDL13_DWLG_191133-1902191133-dsw--0-ia5 19-Feb-2019 11:33 1981
ber01-VHDL13_DWLG_191233-1902191233-dsw--0-ia5 19-Feb-2019 12:33 1981
ber01-VHDL13_DWLG_191300-1902191300-dsw--0-ia5 19-Feb-2019 13:30 1953
ber01-VHDL13_DWLG_191433-1902191433-dsw--0-ia5 19-Feb-2019 14:33 2037
ber01-VHDL13_DWLG_191533-1902191533-dsw--0-ia5 19-Feb-2019 15:33 2037
ber01-VHDL13_DWLG_191633-1902191633-dsw--0-ia5 19-Feb-2019 16:33 2037
ber01-VHDL13_DWLG_191733-1902191733-dsw--0-ia5 19-Feb-2019 17:33 2037
ber01-VHDL13_DWLG_191800-1902191800-dsw--0-ia5 19-Feb-2019 19:30 1868
ber01-VHDL13_DWLG_191833-1902191833-dsw--0-ia5 19-Feb-2019 18:33 1896
ber01-VHDL13_DWLG_192033-1902192033-dsw--0-ia5 19-Feb-2019 20:33 1896
ber01-VHDL13_DWLG_192133-1902192133-dsw--0-ia5 19-Feb-2019 21:33 1896
ber01-VHDL13_DWLG_200133-1902200133-dsw--0-ia5 20-Feb-2019 01:33 2110
ber01-VHDL13_DWLG_200200-1902200200-dsw--0-ia5 20-Feb-2019 03:30 2209
ber01-VHDL13_DWLG_200400-1902200400-dsw--0-ia5 20-Feb-2019 05:30 2145
ber01-VHDL13_DWLG_200633-1902200633-dsw--0-ia5 20-Feb-2019 06:33 2252
ber01-VHDL13_DWLG_200733-1902200733-dsw--0-ia5 20-Feb-2019 07:33 2262
ber01-VHDL13_DWLG_200800-1902200800-dsw--0-ia5 20-Feb-2019 09:30 2175
ber01-VHDL13_DWLG_200833-1902200833-dsw--0-ia5 20-Feb-2019 08:33 2206
ber01-VHDL13_DWLG_201033-1902201033-dsw--0-ia5 20-Feb-2019 10:33 2238
ber01-VHDL13_DWLG_201133-1902201133-dsw--0-ia5 20-Feb-2019 11:33 2237
ber01-VHDL13_DWLG_201233-1902201233-dsw--0-ia5 20-Feb-2019 12:33 2237
ber01-VHDL13_DWLH_181300-1902181300-dsw--0-ia5 18-Feb-2019 13:30 1921
ber01-VHDL13_DWLH_181433-1902181433-dsw--0-ia5 18-Feb-2019 14:33 1884
ber01-VHDL13_DWLH_181533-1902181533-dsw--0-ia5 18-Feb-2019 15:33 1884
ber01-VHDL13_DWLH_181633-1902181633-dsw--0-ia5 18-Feb-2019 16:33 1884
ber01-VHDL13_DWLH_181733-1902181733-dsw--0-ia5 18-Feb-2019 17:33 1944
ber01-VHDL13_DWLH_181800-1902181800-dsw--0-ia5 18-Feb-2019 19:30 1806
ber01-VHDL13_DWLH_181833-1902181833-dsw--0-ia5 18-Feb-2019 18:33 1834
ber01-VHDL13_DWLH_182033-1902182033-dsw--0-ia5 18-Feb-2019 20:33 1834
ber01-VHDL13_DWLH_182133-1902182133-dsw--0-ia5 18-Feb-2019 21:33 1834
ber01-VHDL13_DWLH_190133-1902190133-dsw--0-ia5 19-Feb-2019 01:33 1919
ber01-VHDL13_DWLH_190200-1902190200-dsw--0-ia5 19-Feb-2019 03:30 1815
ber01-VHDL13_DWLH_190400-1902190400-dsw--0-ia5 19-Feb-2019 05:30 1861
ber01-VHDL13_DWLH_190633-1902190633-dsw--0-ia5 19-Feb-2019 06:33 1889
ber01-VHDL13_DWLH_190733-1902190733-dsw--0-ia5 19-Feb-2019 07:33 1889
ber01-VHDL13_DWLH_190800-1902190800-dsw--0-ia5 19-Feb-2019 09:30 1997
ber01-VHDL13_DWLH_190833-1902190833-dsw--0-ia5 19-Feb-2019 08:33 1889
ber01-VHDL13_DWLH_191033-1902191033-dsw--0-ia5 19-Feb-2019 10:33 2025
ber01-VHDL13_DWLH_191133-1902191133-dsw--0-ia5 19-Feb-2019 11:33 1991
ber01-VHDL13_DWLH_191233-1902191233-dsw--0-ia5 19-Feb-2019 12:33 1991
ber01-VHDL13_DWLH_191300-1902191300-dsw--0-ia5 19-Feb-2019 13:30 1969
ber01-VHDL13_DWLH_191433-1902191433-dsw--0-ia5 19-Feb-2019 14:33 2047
ber01-VHDL13_DWLH_191533-1902191533-dsw--0-ia5 19-Feb-2019 15:33 2047
ber01-VHDL13_DWLH_191633-1902191633-dsw--0-ia5 19-Feb-2019 16:33 2047
ber01-VHDL13_DWLH_191733-1902191733-dsw--0-ia5 19-Feb-2019 17:33 2246
ber01-VHDL13_DWLH_191800-1902191800-dsw--0-ia5 19-Feb-2019 19:30 1945
ber01-VHDL13_DWLH_191833-1902191833-dsw--0-ia5 19-Feb-2019 18:33 1973
ber01-VHDL13_DWLH_192033-1902192033-dsw--0-ia5 19-Feb-2019 20:33 1973
ber01-VHDL13_DWLH_192133-1902192133-dsw--0-ia5 19-Feb-2019 21:33 1973
ber01-VHDL13_DWLH_200133-1902200133-dsw--0-ia5 20-Feb-2019 01:33 2020
ber01-VHDL13_DWLH_200200-1902200200-dsw--0-ia5 20-Feb-2019 03:30 2028
ber01-VHDL13_DWLH_200400-1902200400-dsw--0-ia5 20-Feb-2019 05:30 2092
ber01-VHDL13_DWLH_200633-1902200633-dsw--0-ia5 20-Feb-2019 06:33 2120
ber01-VHDL13_DWLH_200733-1902200733-dsw--0-ia5 20-Feb-2019 07:33 2120
ber01-VHDL13_DWLH_200800-1902200800-dsw--0-ia5 20-Feb-2019 09:30 2157
ber01-VHDL13_DWLH_200833-1902200833-dsw--0-ia5 20-Feb-2019 08:33 2185
ber01-VHDL13_DWLH_201033-1902201033-dsw--0-ia5 20-Feb-2019 10:33 2185
ber01-VHDL13_DWLH_201133-1902201133-dsw--0-ia5 20-Feb-2019 11:33 2187
ber01-VHDL13_DWLH_201233-1902201233-dsw--0-ia5 20-Feb-2019 12:33 2140
ber01-VHDL13_DWLI_181300-1902181300-dsw--0-ia5 18-Feb-2019 13:30 1816
ber01-VHDL13_DWLI_181433-1902181433-dsw--0-ia5 18-Feb-2019 14:33 1788
ber01-VHDL13_DWLI_181533-1902181533-dsw--0-ia5 18-Feb-2019 15:33 1788
ber01-VHDL13_DWLI_181633-1902181633-dsw--0-ia5 18-Feb-2019 16:33 1788
ber01-VHDL13_DWLI_181733-1902181733-dsw--0-ia5 18-Feb-2019 17:33 1799
ber01-VHDL13_DWLI_181800-1902181800-dsw--0-ia5 18-Feb-2019 19:30 1665
ber01-VHDL13_DWLI_181833-1902181833-dsw--0-ia5 18-Feb-2019 18:33 1693
ber01-VHDL13_DWLI_182033-1902182033-dsw--0-ia5 18-Feb-2019 20:33 1693
ber01-VHDL13_DWLI_182133-1902182133-dsw--0-ia5 18-Feb-2019 21:33 1693
ber01-VHDL13_DWLI_190133-1902190133-dsw--0-ia5 19-Feb-2019 01:33 1819
ber01-VHDL13_DWLI_190200-1902190200-dsw--0-ia5 19-Feb-2019 03:30 1764
ber01-VHDL13_DWLI_190400-1902190400-dsw--0-ia5 19-Feb-2019 05:30 1884
ber01-VHDL13_DWLI_190633-1902190633-dsw--0-ia5 19-Feb-2019 06:33 1912
ber01-VHDL13_DWLI_190733-1902190733-dsw--0-ia5 19-Feb-2019 07:33 1912
ber01-VHDL13_DWLI_190800-1902190800-dsw--0-ia5 19-Feb-2019 09:30 1871
ber01-VHDL13_DWLI_190833-1902190833-dsw--0-ia5 19-Feb-2019 08:33 1912
ber01-VHDL13_DWLI_191033-1902191033-dsw--0-ia5 19-Feb-2019 10:33 1899
ber01-VHDL13_DWLI_191133-1902191133-dsw--0-ia5 19-Feb-2019 11:33 1779
ber01-VHDL13_DWLI_191233-1902191233-dsw--0-ia5 19-Feb-2019 12:33 1779
ber01-VHDL13_DWLI_191300-1902191300-dsw--0-ia5 19-Feb-2019 13:30 1763
ber01-VHDL13_DWLI_191433-1902191433-dsw--0-ia5 19-Feb-2019 14:33 1828
ber01-VHDL13_DWLI_191533-1902191533-dsw--0-ia5 19-Feb-2019 15:33 1828
ber01-VHDL13_DWLI_191633-1902191633-dsw--0-ia5 19-Feb-2019 16:33 1828
ber01-VHDL13_DWLI_191733-1902191733-dsw--0-ia5 19-Feb-2019 17:33 2066
ber01-VHDL13_DWLI_191800-1902191800-dsw--0-ia5 19-Feb-2019 19:30 1849
ber01-VHDL13_DWLI_191833-1902191833-dsw--0-ia5 19-Feb-2019 18:33 1877
ber01-VHDL13_DWLI_192033-1902192033-dsw--0-ia5 19-Feb-2019 20:33 1877
ber01-VHDL13_DWLI_192133-1902192133-dsw--0-ia5 19-Feb-2019 21:33 1877
ber01-VHDL13_DWLI_200133-1902200133-dsw--0-ia5 20-Feb-2019 01:33 2037
ber01-VHDL13_DWLI_200200-1902200200-dsw--0-ia5 20-Feb-2019 03:30 2142
ber01-VHDL13_DWLI_200400-1902200400-dsw--0-ia5 20-Feb-2019 05:30 2062
ber01-VHDL13_DWLI_200633-1902200633-dsw--0-ia5 20-Feb-2019 06:33 2050
ber01-VHDL13_DWLI_200733-1902200733-dsw--0-ia5 20-Feb-2019 07:33 2050
ber01-VHDL13_DWLI_200800-1902200800-dsw--0-ia5 20-Feb-2019 09:30 1973
ber01-VHDL13_DWLI_200833-1902200833-dsw--0-ia5 20-Feb-2019 08:33 2001
ber01-VHDL13_DWLI_201033-1902201033-dsw--0-ia5 20-Feb-2019 10:33 2001
ber01-VHDL13_DWLI_201133-1902201133-dsw--0-ia5 20-Feb-2019 11:33 1999
ber01-VHDL13_DWLI_201233-1902201233-dsw--0-ia5 20-Feb-2019 12:33 1999
ber01-VHDL13_DWMG_181300-1902181300-dsw--0-ia5 18-Feb-2019 13:30 2586
ber01-VHDL13_DWMG_181500-1902181500-dsw--0-ia5 18-Feb-2019 15:30 2586
ber01-VHDL13_DWMG_181600-1902181600-dsw--0-ia5 18-Feb-2019 16:30 2524
ber01-VHDL13_DWMG_181700-1902181700-dsw--0-ia5 18-Feb-2019 17:30 2524
ber01-VHDL13_DWMG_181800-1902181800-dsw--0-ia5 18-Feb-2019 19:30 2530
ber01-VHDL13_DWMG_182000-1902182000-dsw--0-ia5 18-Feb-2019 20:30 2475
ber01-VHDL13_DWMG_182100-1902182100-dsw--0-ia5 18-Feb-2019 21:30 2475
ber01-VHDL13_DWMG_182200-1902182200-dsw--0-ia5 18-Feb-2019 22:30 2475
ber01-VHDL13_DWMG_182300-1902182300-dsw--0-ia5 18-Feb-2019 23:30 2712
ber01-VHDL13_DWMG_190000-1902190000-dsw--0-ia5 19-Feb-2019 00:30 2712
ber01-VHDL13_DWMG_190100-1902190100-dsw--0-ia5 19-Feb-2019 01:30 2712
ber01-VHDL13_DWMG_190200-1902190200-dsw--0-ia5 19-Feb-2019 03:30 2712
ber01-VHDL13_DWMG_190400-1902190400-dsw--0-ia5 19-Feb-2019 05:30 2723
ber01-VHDL13_DWMG_190600-1902190600-dsw--0-ia5 19-Feb-2019 06:30 2723
ber01-VHDL13_DWMG_190700-1902190700-dsw--0-ia5 19-Feb-2019 07:30 2723
ber01-VHDL13_DWMG_190800-1902190800-dsw--0-ia5 19-Feb-2019 09:30 2579
ber01-VHDL13_DWMG_191000-1902191000-dsw--0-ia5 19-Feb-2019 10:30 2579
ber01-VHDL13_DWMG_191100-1902191100-dsw--0-ia5 19-Feb-2019 11:30 2579
ber01-VHDL13_DWMG_191200-1902191200-dsw--0-ia5 19-Feb-2019 12:30 2579
ber01-VHDL13_DWMG_191300-1902191300-dsw--0-ia5 19-Feb-2019 13:30 2533
ber01-VHDL13_DWMG_191500-1902191500-dsw--0-ia5 19-Feb-2019 15:30 2513
ber01-VHDL13_DWMG_191600-1902191600-dsw--0-ia5 19-Feb-2019 16:30 2513
ber01-VHDL13_DWMG_191700-1902191700-dsw--0-ia5 19-Feb-2019 17:30 2508
ber01-VHDL13_DWMG_191800-1902191800-dsw--0-ia5 19-Feb-2019 19:30 2252
ber01-VHDL13_DWMG_192000-1902192000-dsw--0-ia5 19-Feb-2019 20:30 2381
ber01-VHDL13_DWMG_192100-1902192100-dsw--0-ia5 19-Feb-2019 21:30 2485
ber01-VHDL13_DWMG_192200-1902192200-dsw--0-ia5 19-Feb-2019 22:30 2674
ber01-VHDL13_DWMG_192300-1902192300-dsw--0-ia5 19-Feb-2019 23:30 2606
ber01-VHDL13_DWMG_200000-1902200000-dsw--0-ia5 20-Feb-2019 00:30 2606
ber01-VHDL13_DWMG_200100-1902200100-dsw--0-ia5 20-Feb-2019 01:30 2606
ber01-VHDL13_DWMG_200200-1902200200-dsw--0-ia5 20-Feb-2019 03:30 2647
ber01-VHDL13_DWMG_200400-1902200400-dsw--0-ia5 20-Feb-2019 05:30 2738
ber01-VHDL13_DWMG_200600-1902200600-dsw--0-ia5 20-Feb-2019 06:30 2738
ber01-VHDL13_DWMG_200700-1902200700-dsw--0-ia5 20-Feb-2019 07:30 2814
ber01-VHDL13_DWMG_200800-1902200800-dsw--0-ia5 20-Feb-2019 09:30 2671
ber01-VHDL13_DWMG_201000-1902201000-dsw--0-ia5 20-Feb-2019 10:30 2671
ber01-VHDL13_DWMG_201100-1902201100-dsw--0-ia5 20-Feb-2019 11:30 2599
ber01-VHDL13_DWMG_201200-1902201200-dsw--0-ia5 20-Feb-2019 12:30 2599
ber01-VHDL13_DWMO_181300-1902181300-dsw--0-ia5 18-Feb-2019 13:30 2640
ber01-VHDL13_DWMO_181500-1902181500-dsw--0-ia5 18-Feb-2019 15:30 2640
ber01-VHDL13_DWMO_181600-1902181600-dsw--0-ia5 18-Feb-2019 16:30 2567
ber01-VHDL13_DWMO_181700-1902181700-dsw--0-ia5 18-Feb-2019 17:30 2567
ber01-VHDL13_DWMO_181800-1902181800-dsw--0-ia5 18-Feb-2019 19:30 2482
ber01-VHDL13_DWMO_182000-1902182000-dsw--0-ia5 18-Feb-2019 20:30 2503
ber01-VHDL13_DWMO_182100-1902182100-dsw--0-ia5 18-Feb-2019 21:30 2388
ber01-VHDL13_DWMO_182200-1902182200-dsw--0-ia5 18-Feb-2019 22:30 2388
ber01-VHDL13_DWMO_182300-1902182300-dsw--0-ia5 18-Feb-2019 23:30 2471
ber01-VHDL13_DWMO_190000-1902190000-dsw--0-ia5 19-Feb-2019 00:30 2471
ber01-VHDL13_DWMO_190100-1902190100-dsw--0-ia5 19-Feb-2019 01:30 2471
ber01-VHDL13_DWMO_190200-1902190200-dsw--0-ia5 19-Feb-2019 03:30 2471
ber01-VHDL13_DWMO_190400-1902190400-dsw--0-ia5 19-Feb-2019 05:30 2483
ber01-VHDL13_DWMO_190600-1902190600-dsw--0-ia5 19-Feb-2019 06:30 2483
ber01-VHDL13_DWMO_190700-1902190700-dsw--0-ia5 19-Feb-2019 07:30 2483
ber01-VHDL13_DWMO_190800-1902190800-dsw--0-ia5 19-Feb-2019 09:30 2397
ber01-VHDL13_DWMO_191000-1902191000-dsw--0-ia5 19-Feb-2019 10:30 2369
ber01-VHDL13_DWMO_191100-1902191100-dsw--0-ia5 19-Feb-2019 11:30 2369
ber01-VHDL13_DWMO_191200-1902191200-dsw--0-ia5 19-Feb-2019 12:30 2369
ber01-VHDL13_DWMO_191300-1902191300-dsw--0-ia5 19-Feb-2019 13:30 2317
ber01-VHDL13_DWMO_191500-1902191500-dsw--0-ia5 19-Feb-2019 15:30 2250
ber01-VHDL13_DWMO_191600-1902191600-dsw--0-ia5 19-Feb-2019 16:30 2250
ber01-VHDL13_DWMO_191700-1902191700-dsw--0-ia5 19-Feb-2019 17:30 2250
ber01-VHDL13_DWMO_191800-1902191800-dsw--0-ia5 19-Feb-2019 19:30 2057
ber01-VHDL13_DWMO_192000-1902192000-dsw--0-ia5 19-Feb-2019 20:30 2004
ber01-VHDL13_DWMO_192100-1902192100-dsw--0-ia5 19-Feb-2019 21:30 2062
ber01-VHDL13_DWMO_192200-1902192200-dsw--0-ia5 19-Feb-2019 22:30 2247
ber01-VHDL13_DWMO_192300-1902192300-dsw--0-ia5 19-Feb-2019 23:30 2404
ber01-VHDL13_DWMO_200000-1902200000-dsw--0-ia5 20-Feb-2019 00:30 2404
ber01-VHDL13_DWMO_200100-1902200100-dsw--0-ia5 20-Feb-2019 01:30 2404
ber01-VHDL13_DWMO_200200-1902200200-dsw--0-ia5 20-Feb-2019 03:30 2507
ber01-VHDL13_DWMO_200400-1902200400-dsw--0-ia5 20-Feb-2019 05:30 2717
ber01-VHDL13_DWMO_200600-1902200600-dsw--0-ia5 20-Feb-2019 06:30 2717
ber01-VHDL13_DWMO_200700-1902200700-dsw--0-ia5 20-Feb-2019 07:30 2717
ber01-VHDL13_DWMO_200800-1902200800-dsw--0-ia5 20-Feb-2019 09:30 2790
ber01-VHDL13_DWMO_201000-1902201000-dsw--0-ia5 20-Feb-2019 10:30 2762
ber01-VHDL13_DWMO_201100-1902201100-dsw--0-ia5 20-Feb-2019 11:30 2732
ber01-VHDL13_DWMO_201200-1902201200-dsw--0-ia5 20-Feb-2019 12:30 2732
ber01-VHDL13_DWMP_180800-1902180800-dsw--0-ia5 18-Feb-2019 13:30 2682
ber01-VHDL13_DWMP_181500-1902181500-dsw--0-ia5 18-Feb-2019 15:30 2682
ber01-VHDL13_DWMP_181600-1902181600-dsw--0-ia5 18-Feb-2019 16:30 2597
ber01-VHDL13_DWMP_181700-1902181700-dsw--0-ia5 18-Feb-2019 17:30 2597
ber01-VHDL13_DWMP_181800-1902181800-dsw--0-ia5 18-Feb-2019 18:30 2597
ber01-VHDL13_DWMP_182000-1902182000-dsw--0-ia5 18-Feb-2019 20:30 2569
ber01-VHDL13_DWMP_182100-1902182100-dsw--0-ia5 18-Feb-2019 21:30 2569
ber01-VHDL13_DWMP_182200-1902182200-dsw--0-ia5 18-Feb-2019 22:30 2411
ber01-VHDL13_DWMP_182300-1902182300-dsw--0-ia5 18-Feb-2019 23:30 2628
ber01-VHDL13_DWMP_190000-1902190000-dsw--0-ia5 19-Feb-2019 00:30 2628
ber01-VHDL13_DWMP_190100-1902190100-dsw--0-ia5 19-Feb-2019 01:30 2628
ber01-VHDL13_DWMP_190200-1902190200-dsw--0-ia5 19-Feb-2019 03:30 2628
ber01-VHDL13_DWMP_190400-1902190400-dsw--0-ia5 19-Feb-2019 05:30 2642
ber01-VHDL13_DWMP_190600-1902190600-dsw--0-ia5 19-Feb-2019 06:30 2642
ber01-VHDL13_DWMP_190700-1902190700-dsw--0-ia5 19-Feb-2019 07:30 2642
ber01-VHDL13_DWMP_190800-1902190800-dsw--0-ia5 19-Feb-2019 13:30 2371
ber01-VHDL13_DWMP_191000-1902191000-dsw--0-ia5 19-Feb-2019 10:30 2429
ber01-VHDL13_DWMP_191100-1902191100-dsw--0-ia5 19-Feb-2019 11:30 2429
ber01-VHDL13_DWMP_191200-1902191200-dsw--0-ia5 19-Feb-2019 12:30 2429
ber01-VHDL13_DWMP_191300-1902191300-dsw--0-ia5 19-Feb-2019 13:30 2371
ber01-VHDL13_DWMP_191500-1902191500-dsw--0-ia5 19-Feb-2019 15:30 2267
ber01-VHDL13_DWMP_191600-1902191600-dsw--0-ia5 19-Feb-2019 16:30 2267
ber01-VHDL13_DWMP_191700-1902191700-dsw--0-ia5 19-Feb-2019 17:30 2258
ber01-VHDL13_DWMP_191800-1902191800-dsw--0-ia5 19-Feb-2019 18:30 2258
ber01-VHDL13_DWMP_192000-1902192000-dsw--0-ia5 19-Feb-2019 20:30 2196
ber01-VHDL13_DWMP_192100-1902192100-dsw--0-ia5 19-Feb-2019 21:30 2354
ber01-VHDL13_DWMP_192200-1902192200-dsw--0-ia5 19-Feb-2019 22:30 2512
ber01-VHDL13_DWMP_192300-1902192300-dsw--0-ia5 19-Feb-2019 23:30 2604
ber01-VHDL13_DWMP_200000-1902200000-dsw--0-ia5 20-Feb-2019 00:30 2604
ber01-VHDL13_DWMP_200100-1902200100-dsw--0-ia5 20-Feb-2019 01:30 2604
ber01-VHDL13_DWMP_200200-1902200200-dsw--0-ia5 20-Feb-2019 03:30 2620
ber01-VHDL13_DWMP_200400-1902200400-dsw--0-ia5 20-Feb-2019 05:30 2886
ber01-VHDL13_DWMP_200600-1902200600-dsw--0-ia5 20-Feb-2019 06:30 2886
ber01-VHDL13_DWMP_200700-1902200700-dsw--0-ia5 20-Feb-2019 07:30 2886
ber01-VHDL13_DWMP_200800-1902200800-dsw--0-ia5 20-Feb-2019 09:30 3068
ber01-VHDL13_DWMP_201000-1902201000-dsw--0-ia5 20-Feb-2019 10:30 3068
ber01-VHDL13_DWMP_201100-1902201100-dsw--0-ia5 20-Feb-2019 11:30 2985
ber01-VHDL13_DWMP_201200-1902201200-dsw--0-ia5 20-Feb-2019 12:30 2985
ber01-VHDL13_DWOG_181700-1902181700-dsw--0-ia5 18-Feb-2019 18:30 3761
ber01-VHDL13_DWOG_190100-1902190100-dsw--0-ia5 19-Feb-2019 02:45 4254
ber01-VHDL13_DWOG_190300-1902190300-dsw--0-ia5 19-Feb-2019 04:00 4261
ber01-VHDL13_DWOG_190800-1902190800-dsw--0-ia5 19-Feb-2019 09:15 4182
ber01-VHDL13_DWOG_191300-1902191300-dsw--0-ia5 19-Feb-2019 13:00 4119
ber01-VHDL13_DWOG_191700-1902191700-dsw--0-ia5 19-Feb-2019 18:30 2790
ber01-VHDL13_DWOG_200100-1902200100-dsw--0-ia5 20-Feb-2019 02:45 2998
ber01-VHDL13_DWOG_200300-1902200300-dsw--0-ia5 20-Feb-2019 04:00 2998
ber01-VHDL13_DWOG_200800-1902200800-dsw--0-ia5 20-Feb-2019 09:15 3723
ber01-VHDL13_DWOG_201300-1902201300-dsw--0-ia5 20-Feb-2019 13:00 3874
ber01-VHDL13_DWOH_181300-1902181300-dsw--0-ia5 18-Feb-2019 13:28 2122
ber01-VHDL13_DWOH_181500-1902181500-dsw--0-ia5 18-Feb-2019 16:28 2151
ber01-VHDL13_DWOH_181800-1902181800-dsw--0-ia5 18-Feb-2019 19:28 2384
ber01-VHDL13_DWOH_190200-1902190200-dsw--0-ia5 19-Feb-2019 03:28 2048
ber01-VHDL13_DWOH_190400-1902190400-dsw--0-ia5 19-Feb-2019 05:58 1969
ber01-VHDL13_DWOH_190800-1902190800-dsw--0-ia5 19-Feb-2019 09:28 2078
ber01-VHDL13_DWOH_191300-1902191300-dsw--0-ia5 19-Feb-2019 13:28 1954
ber01-VHDL13_DWOH_191500-1902191500-dsw--0-ia5 19-Feb-2019 16:28 1940
ber01-VHDL13_DWOH_191800-1902191800-dsw--0-ia5 19-Feb-2019 19:28 1854
ber01-VHDL13_DWOH_200200-1902200200-dsw--0-ia5 20-Feb-2019 03:28 2121
ber01-VHDL13_DWOH_200400-1902200400-dsw--0-ia5 20-Feb-2019 05:58 2136
ber01-VHDL13_DWOH_200800-1902200800-dsw--0-ia5 20-Feb-2019 09:28 2021
ber01-VHDL13_DWOI_181300-1902181300-dsw--0-ia5 18-Feb-2019 13:28 2151
ber01-VHDL13_DWOI_181500-1902181500-dsw--0-ia5 18-Feb-2019 16:28 2119
ber01-VHDL13_DWOI_181800-1902181800-dsw--0-ia5 18-Feb-2019 19:28 2258
ber01-VHDL13_DWOI_190200-1902190200-dsw--0-ia5 19-Feb-2019 03:28 1862
ber01-VHDL13_DWOI_190400-1902190400-dsw--0-ia5 19-Feb-2019 05:58 1766
ber01-VHDL13_DWOI_190800-1902190800-dsw--0-ia5 19-Feb-2019 09:28 1856
ber01-VHDL13_DWOI_191300-1902191300-dsw--0-ia5 19-Feb-2019 13:28 1765
ber01-VHDL13_DWOI_191500-1902191500-dsw--0-ia5 19-Feb-2019 16:28 1751
ber01-VHDL13_DWOI_191800-1902191800-dsw--0-ia5 19-Feb-2019 19:28 1670
ber01-VHDL13_DWOI_200200-1902200200-dsw--0-ia5 20-Feb-2019 03:28 1978
ber01-VHDL13_DWOI_200400-1902200400-dsw--0-ia5 20-Feb-2019 05:58 2012
ber01-VHDL13_DWOI_200800-1902200800-dsw--0-ia5 20-Feb-2019 09:28 2056
ber01-VHDL13_DWON_181350-1902181350-dsw--0-ia5 18-Feb-2019 13:50 3714
ber01-VHDL13_DWON_181509-1902181509-dsw--0-ia5 18-Feb-2019 15:09 3580
ber01-VHDL13_DWON_181738-1902181738-dsw--0-ia5 18-Feb-2019 17:38 3468
ber01-VHDL13_DWON_181754-1902181754-dsw--0-ia5 18-Feb-2019 17:54 3800
ber01-VHDL13_DWON_182053-1902182053-dsw--0-ia5 18-Feb-2019 20:53 3835
ber01-VHDL13_DWON_182348-1902182348-dsw--0-ia5 18-Feb-2019 23:48 4299
ber01-VHDL13_DWON_182358-1902182358-dsw--0-ia5 18-Feb-2019 23:58 3807
ber01-VHDL13_DWON_190200-1902190200-dsw--0-ia5 19-Feb-2019 02:00 3807
ber01-VHDL13_DWON_190353-1902190353-dsw--0-ia5 19-Feb-2019 03:53 3814
ber01-VHDL13_DWON_190629-1902190629-dsw--0-ia5 19-Feb-2019 06:29 3976
ber01-VHDL13_DWON_190745-1902190745-dsw--0-ia5 19-Feb-2019 07:46 4041
ber01-VHDL13_DWON_190828-1902190828-dsw--0-ia5 19-Feb-2019 08:28 4041
ber01-VHDL13_DWON_191212-1902191212-dsw--0-ia5 19-Feb-2019 12:12 3789
ber01-VHDL13_DWON_191249-1902191249-dsw--0-ia5 19-Feb-2019 12:49 3789
ber01-VHDL13_DWON_191527-1902191527-dsw--0-ia5 19-Feb-2019 15:27 3415
ber01-VHDL13_DWON_191726-1902191726-dsw--0-ia5 19-Feb-2019 17:26 2689
ber01-VHDL13_DWON_191734-1902191734-dsw--0-ia5 19-Feb-2019 17:34 2689
ber01-VHDL13_DWON_192205-1902192205-dsw--0-ia5 19-Feb-2019 22:05 2689
ber01-VHDL13_DWON_200112-1902200112-dsw--0-ia5 20-Feb-2019 01:13 2715
ber01-VHDL13_DWON_200628-1902200628-dsw--0-ia5 20-Feb-2019 06:28 2903
ber01-VHDL13_DWON_200629-1902200629-dsw--0-ia5 20-Feb-2019 06:29 2888
ber01-VHDL13_DWON_200706-1902200706-dsw--0-ia5 20-Feb-2019 07:06 3549
ber01-VHDL13_DWON_201118-1902201118-dsw--0-ia5 20-Feb-2019 11:18 4006
ber01-VHDL13_DWON_201206-1902201206-dsw--0-ia5 20-Feb-2019 12:06 4006
ber01-VHDL13_DWPG_181300-1902181300-dsw--0-ia5 18-Feb-2019 13:30 1726
ber01-VHDL13_DWPG_181430-1902181430-dsw--0-ia5 18-Feb-2019 14:30 1726
ber01-VHDL13_DWPG_181450-1902181450-dsw--0-ia5 18-Feb-2019 15:30 1726
ber01-VHDL13_DWPG_181500-1902181500-dsw--0-ia5 18-Feb-2019 16:30 1825
ber01-VHDL13_DWPG_181730-1902181730-dsw--0-ia5 18-Feb-2019 17:30 1825
ber01-VHDL13_DWPG_181750-1902181750-dsw--0-ia5 18-Feb-2019 18:30 1824
ber01-VHDL13_DWPG_181800-1902181800-dsw--0-ia5 18-Feb-2019 19:30 1735
ber01-VHDL13_DWPG_182030-1902182030-dsw--0-ia5 18-Feb-2019 20:30 1735
ber01-VHDL13_DWPG_190200-1902190200-dsw--0-ia5 19-Feb-2019 03:30 1842
ber01-VHDL13_DWPG_190400-1902190400-dsw--0-ia5 19-Feb-2019 05:30 1855
ber01-VHDL13_DWPG_190630-1902190630-dsw--0-ia5 19-Feb-2019 06:30 1854
ber01-VHDL13_DWPG_190730-1902190730-dsw--0-ia5 19-Feb-2019 07:30 1854
ber01-VHDL13_DWPG_190750-1902190750-dsw--0-ia5 19-Feb-2019 08:30 1749
ber01-VHDL13_DWPG_190800-1902190800-dsw--0-ia5 19-Feb-2019 09:30 1848
ber01-VHDL13_DWPG_191030-1902191030-dsw--0-ia5 19-Feb-2019 10:30 1848
ber01-VHDL13_DWPG_191130-1902191130-dsw--0-ia5 19-Feb-2019 11:30 1848
ber01-VHDL13_DWPG_191230-1902191230-dsw--0-ia5 19-Feb-2019 12:30 1832
ber01-VHDL13_DWPG_191300-1902191300-dsw--0-ia5 19-Feb-2019 13:30 1966
ber01-VHDL13_DWPG_191430-1902191430-dsw--0-ia5 19-Feb-2019 14:30 1966
ber01-VHDL13_DWPG_191450-1902191450-dsw--0-ia5 19-Feb-2019 15:30 1966
ber01-VHDL13_DWPG_191500-1902191500-dsw--0-ia5 19-Feb-2019 16:30 1909
ber01-VHDL13_DWPG_191730-1902191730-dsw--0-ia5 19-Feb-2019 17:30 1909
ber01-VHDL13_DWPG_191750-1902191750-dsw--0-ia5 19-Feb-2019 18:30 1647
ber01-VHDL13_DWPG_191800-1902191800-dsw--0-ia5 19-Feb-2019 19:30 1696
ber01-VHDL13_DWPG_192030-1902192030-dsw--0-ia5 19-Feb-2019 20:30 1696
ber01-VHDL13_DWPG_200200-1902200200-dsw--0-ia5 20-Feb-2019 03:30 1779
ber01-VHDL13_DWPG_200400-1902200400-dsw--0-ia5 20-Feb-2019 05:30 1829
ber01-VHDL13_DWPG_200630-1902200630-dsw--0-ia5 20-Feb-2019 06:30 2037
ber01-VHDL13_DWPG_200730-1902200730-dsw--0-ia5 20-Feb-2019 07:30 2037
ber01-VHDL13_DWPG_200750-1902200750-dsw--0-ia5 20-Feb-2019 08:30 2064
ber01-VHDL13_DWPG_200800-1902200800-dsw--0-ia5 20-Feb-2019 09:30 2062
ber01-VHDL13_DWPG_201030-1902201030-dsw--0-ia5 20-Feb-2019 10:30 2062
ber01-VHDL13_DWPG_201130-1902201130-dsw--0-ia5 20-Feb-2019 11:30 2017
ber01-VHDL13_DWPG_201230-1902201230-dsw--0-ia5 20-Feb-2019 12:30 2032
ber01-VHDL13_DWPH_181300-1902181300-dsw--0-ia5 18-Feb-2019 13:30 1959
ber01-VHDL13_DWPH_181430-1902181430-dsw--0-ia5 18-Feb-2019 14:30 1959
ber01-VHDL13_DWPH_181450-1902181450-dsw--0-ia5 18-Feb-2019 15:30 1959
ber01-VHDL13_DWPH_181500-1902181500-dsw--0-ia5 18-Feb-2019 16:30 2051
ber01-VHDL13_DWPH_181730-1902181730-dsw--0-ia5 18-Feb-2019 17:30 2050
ber01-VHDL13_DWPH_181750-1902181750-dsw--0-ia5 18-Feb-2019 18:30 2050
ber01-VHDL13_DWPH_181800-1902181800-dsw--0-ia5 18-Feb-2019 19:30 1915
ber01-VHDL13_DWPH_182030-1902182030-dsw--0-ia5 18-Feb-2019 20:30 1915
ber01-VHDL13_DWPH_190200-1902190200-dsw--0-ia5 19-Feb-2019 03:30 2176
ber01-VHDL13_DWPH_190400-1902190400-dsw--0-ia5 19-Feb-2019 05:30 2136
ber01-VHDL13_DWPH_190630-1902190630-dsw--0-ia5 19-Feb-2019 06:30 2136
ber01-VHDL13_DWPH_190730-1902190730-dsw--0-ia5 19-Feb-2019 07:30 2136
ber01-VHDL13_DWPH_190750-1902190750-dsw--0-ia5 19-Feb-2019 08:30 2116
ber01-VHDL13_DWPH_190800-1902190800-dsw--0-ia5 19-Feb-2019 09:30 2130
ber01-VHDL13_DWPH_191030-1902191030-dsw--0-ia5 19-Feb-2019 10:30 2130
ber01-VHDL13_DWPH_191130-1902191130-dsw--0-ia5 19-Feb-2019 11:30 2130
ber01-VHDL13_DWPH_191230-1902191230-dsw--0-ia5 19-Feb-2019 12:30 2114
ber01-VHDL13_DWPH_191300-1902191300-dsw--0-ia5 19-Feb-2019 13:30 2001
ber01-VHDL13_DWPH_191430-1902191430-dsw--0-ia5 19-Feb-2019 14:30 2001
ber01-VHDL13_DWPH_191450-1902191450-dsw--0-ia5 19-Feb-2019 15:30 2001
ber01-VHDL13_DWPH_191500-1902191500-dsw--0-ia5 19-Feb-2019 16:30 1918
ber01-VHDL13_DWPH_191730-1902191730-dsw--0-ia5 19-Feb-2019 17:30 1918
ber01-VHDL13_DWPH_191750-1902191750-dsw--0-ia5 19-Feb-2019 18:30 1741
ber01-VHDL13_DWPH_191800-1902191800-dsw--0-ia5 19-Feb-2019 19:30 1761
ber01-VHDL13_DWPH_192030-1902192030-dsw--0-ia5 19-Feb-2019 20:30 1761
ber01-VHDL13_DWPH_200200-1902200200-dsw--0-ia5 20-Feb-2019 03:30 1886
ber01-VHDL13_DWPH_200400-1902200400-dsw--0-ia5 20-Feb-2019 05:30 1896
ber01-VHDL13_DWPH_200630-1902200630-dsw--0-ia5 20-Feb-2019 06:30 1980
ber01-VHDL13_DWPH_200730-1902200730-dsw--0-ia5 20-Feb-2019 07:30 2050
ber01-VHDL13_DWPH_200750-1902200750-dsw--0-ia5 20-Feb-2019 08:30 2072
ber01-VHDL13_DWPH_200800-1902200800-dsw--0-ia5 20-Feb-2019 09:30 2222
ber01-VHDL13_DWPH_201030-1902201030-dsw--0-ia5 20-Feb-2019 10:30 2141
ber01-VHDL13_DWPH_201130-1902201130-dsw--0-ia5 20-Feb-2019 11:30 2171
ber01-VHDL13_DWPH_201230-1902201230-dsw--0-ia5 20-Feb-2019 12:30 2135
ber01-VHDL13_DWSG_181300-1902181300-dsw--0-ia5 18-Feb-2019 13:30 2283
ber01-VHDL13_DWSG_181800-1902181800-dsw--0-ia5 18-Feb-2019 19:30 2156
ber01-VHDL13_DWSG_190200-1902190200-dsw--0-ia5 19-Feb-2019 03:30 2432
ber01-VHDL13_DWSG_190400-1902190400-dsw--0-ia5 19-Feb-2019 05:30 2416
ber01-VHDL13_DWSG_190800-1902190800-dsw--0-ia5 19-Feb-2019 09:30 2342
ber01-VHDL13_DWSG_191300-1902191300-dsw--0-ia5 19-Feb-2019 13:30 2335
ber01-VHDL13_DWSG_191800-1902191800-dsw--0-ia5 19-Feb-2019 19:30 1994
ber01-VHDL13_DWSG_200200-1902200200-dsw--0-ia5 20-Feb-2019 03:30 2249
ber01-VHDL13_DWSG_200400-1902200400-dsw--0-ia5 20-Feb-2019 05:30 2370
ber01-VHDL13_DWSG_200800-1902200800-dsw--0-ia5 20-Feb-2019 09:30 2213
ber01-VHDL13_DWSN_181300-1902181300-dsw--0-ia5 18-Feb-2019 14:30 2050
ber01-VHDL13_DWSN_181800-1902181800-dsw--0-ia5 18-Feb-2019 19:30 1918
ber01-VHDL13_DWSN_190200-1902190200-dsw--0-ia5 19-Feb-2019 03:30 2062
ber01-VHDL13_DWSN_190400-1902190400-dsw--0-ia5 19-Feb-2019 05:30 2213
ber01-VHDL13_DWSN_190800-1902190800-dsw--0-ia5 19-Feb-2019 09:30 2117
ber01-VHDL13_DWSN_191300-1902191300-dsw--0-ia5 19-Feb-2019 14:30 2206
ber01-VHDL13_DWSN_191800-1902191800-dsw--0-ia5 19-Feb-2019 19:30 1828
ber01-VHDL13_DWSN_200200-1902200200-dsw--0-ia5 20-Feb-2019 03:30 1853
ber01-VHDL13_DWSN_200400-1902200400-dsw--0-ia5 20-Feb-2019 05:30 1941
ber01-VHDL13_DWSN_200800-1902200800-dsw--0-ia5 20-Feb-2019 09:30 1779
ber01-VHDL13_DWSO_181300-1902181300-dsw--0-ia5 18-Feb-2019 14:30 2183
ber01-VHDL13_DWSO_181800-1902181800-dsw--0-ia5 18-Feb-2019 19:30 2086
ber01-VHDL13_DWSO_190200-1902190200-dsw--0-ia5 19-Feb-2019 03:30 2166
ber01-VHDL13_DWSO_190400-1902190400-dsw--0-ia5 19-Feb-2019 05:30 2199
ber01-VHDL13_DWSO_190800-1902190800-dsw--0-ia5 19-Feb-2019 09:30 2177
ber01-VHDL13_DWSO_191300-1902191300-dsw--0-ia5 19-Feb-2019 14:30 2272
ber01-VHDL13_DWSO_191800-1902191800-dsw--0-ia5 19-Feb-2019 19:30 2011
ber01-VHDL13_DWSO_200200-1902200200-dsw--0-ia5 20-Feb-2019 03:30 2126
ber01-VHDL13_DWSO_200400-1902200400-dsw--0-ia5 20-Feb-2019 05:30 2281
ber01-VHDL13_DWSO_200800-1902200800-dsw--0-ia5 20-Feb-2019 09:30 2196
ber01-VHDL13_DWSP_181300-1902181300-dsw--0-ia5 18-Feb-2019 14:30 2009
ber01-VHDL13_DWSP_181800-1902181800-dsw--0-ia5 18-Feb-2019 19:30 1924
ber01-VHDL13_DWSP_190200-1902190200-dsw--0-ia5 19-Feb-2019 03:30 2101
ber01-VHDL13_DWSP_190400-1902190400-dsw--0-ia5 19-Feb-2019 05:30 2020
ber01-VHDL13_DWSP_190800-1902190800-dsw--0-ia5 19-Feb-2019 09:30 1991
ber01-VHDL13_DWSP_191300-1902191300-dsw--0-ia5 19-Feb-2019 14:30 2132
ber01-VHDL13_DWSP_191800-1902191800-dsw--0-ia5 19-Feb-2019 19:30 1859
ber01-VHDL13_DWSP_200200-1902200200-dsw--0-ia5 20-Feb-2019 03:30 1980
ber01-VHDL13_DWSP_200400-1902200400-dsw--0-ia5 20-Feb-2019 05:30 2006
ber01-VHDL13_DWSP_200800-1902200800-dsw--0-ia5 20-Feb-2019 09:30 2080
ber01-VHDL17_DWOG_191200-1902191200-dsw--0-ia5 19-Feb-2019 10:47 2400
ber01-VHDL17_DWOG_201200-1902201200-dsw--0-ia5 20-Feb-2019 11:01 2357
ber01-VHDL20_DWHG_181300-1902181300-dsw--0-ia5 18-Feb-2019 14:45 4471
ber01-VHDL20_DWHG_181800-1902181800-dsw--0-ia5 18-Feb-2019 19:45 4352
ber01-VHDL20_DWHG_190200-1902190200-dsw--0-ia5 19-Feb-2019 03:45 4134
ber01-VHDL20_DWHG_190400-1902190400-dsw--0-ia5 19-Feb-2019 05:45 4181
ber01-VHDL20_DWHG_190800-1902190800-dsw--0-ia5 19-Feb-2019 09:45 4018
ber01-VHDL20_DWHG_191300-1902191300-dsw--0-ia5 19-Feb-2019 14:45 4152
ber01-VHDL20_DWHG_191800-1902191800-dsw--0-ia5 19-Feb-2019 19:45 3792
ber01-VHDL20_DWHG_200200-1902200200-dsw--0-ia5 20-Feb-2019 03:45 3822
ber01-VHDL20_DWHG_200400-1902200400-dsw--0-ia5 20-Feb-2019 05:45 3933
ber01-VHDL20_DWHG_200800-1902200800-dsw--0-ia5 20-Feb-2019 09:45 4113
ber01-VHDL20_DWHH_181300-1902181300-dsw--0-ia5 18-Feb-2019 14:45 3297
ber01-VHDL20_DWHH_181800-1902181800-dsw--0-ia5 18-Feb-2019 19:45 3067
ber01-VHDL20_DWHH_190200-1902190200-dsw--0-ia5 19-Feb-2019 03:45 3141
ber01-VHDL20_DWHH_190400-1902190400-dsw--0-ia5 19-Feb-2019 05:45 3129
ber01-VHDL20_DWHH_190800-1902190800-dsw--0-ia5 19-Feb-2019 09:45 3166
ber01-VHDL20_DWHH_191300-1902191300-dsw--0-ia5 19-Feb-2019 14:45 3223
ber01-VHDL20_DWHH_191800-1902191800-dsw--0-ia5 19-Feb-2019 19:45 2874
ber01-VHDL20_DWHH_200200-1902200200-dsw--0-ia5 20-Feb-2019 03:45 2977
ber01-VHDL20_DWHH_200400-1902200400-dsw--0-ia5 20-Feb-2019 05:45 3031
ber01-VHDL20_DWHH_200800-1902200800-dsw--0-ia5 20-Feb-2019 09:45 3035
gts01-VHDL12_DWON_181330-1902181330-afsv--47-ia5 18-Feb-2019 13:30 3343
gts01-VHDL12_DWON_181815-1902181845-afsv--90-ia5 18-Feb-2019 18:45 3343
gts01-VHDL12_DWON_190115-1902190245-afsv--07-ia5 19-Feb-2019 02:45 3420
gts01-VHDL12_DWON_190530-1902190630-afsv--23-ia5 19-Feb-2019 06:30 3595
gts01-VHDL12_DWON_190815-1902190915-afsv--03-ia5 19-Feb-2019 09:15 3642
gts01-VHDL12_DWON_191330-1902191330-afsv--51-ia5 19-Feb-2019 13:30 3384
gts01-VHDL12_DWON_191815-1902191845-afsv--94-ia5 19-Feb-2019 18:45 2246
gts01-VHDL12_DWON_200115-1902200245-afsv--04-ia5 20-Feb-2019 02:45 2415
gts01-VHDL12_DWON_200530-1902200630-afsv--20-ia5 20-Feb-2019 06:30 2596
gts01-VHDL12_DWON_200815-1902200915-afsv--23-ia5 20-Feb-2019 09:15 2999
pid-VHDL12_DWEH_190200-1902190200-dsw--0-ia5 19-Feb-2019 03:28 1855
pid-VHDL12_DWEH_200200-1902200200-dsw--0-ia5 20-Feb-2019 03:28 1971
pid-VHDL12_DWHG_190200-1902190200-dsw--0-ia5 19-Feb-2019 03:30 2072
pid-VHDL12_DWHG_190400-1902190400-dsw--0-ia5 19-Feb-2019 05:30 2100
pid-VHDL12_DWHG_200200-1902200200-dsw--0-ia5 20-Feb-2019 03:30 1717
pid-VHDL12_DWHG_200400-1902200400-dsw--0-ia5 20-Feb-2019 05:30 1831
pid-VHDL12_DWHH_190200-1902190200-dsw--0-ia5 19-Feb-2019 03:30 1850
pid-VHDL12_DWHH_190400-1902190400-dsw--0-ia5 19-Feb-2019 05:30 1844
pid-VHDL12_DWHH_200200-1902200200-dsw--0-ia5 20-Feb-2019 03:30 1646
pid-VHDL12_DWHH_200400-1902200400-dsw--0-ia5 20-Feb-2019 05:30 1705
pid-VHDL12_DWLG_181300-1902181300-dsw--0-ia5 18-Feb-2019 13:30 1740
pid-VHDL12_DWLG_181800-1902181800-dsw--0-ia5 18-Feb-2019 19:30 1570
pid-VHDL12_DWLG_190200-1902190200-dsw--0-ia5 19-Feb-2019 03:30 1655
pid-VHDL12_DWLG_190400-1902190400-dsw--0-ia5 19-Feb-2019 05:30 1648
pid-VHDL12_DWLG_190800-1902190800-dsw--0-ia5 19-Feb-2019 09:30 1556
pid-VHDL12_DWLG_191300-1902191300-dsw--0-ia5 19-Feb-2019 13:30 1615
pid-VHDL12_DWLG_191800-1902191800-dsw--0-ia5 19-Feb-2019 19:30 1496
pid-VHDL12_DWLG_200200-1902200200-dsw--0-ia5 20-Feb-2019 03:30 1896
pid-VHDL12_DWLG_200400-1902200400-dsw--0-ia5 20-Feb-2019 05:30 1832
pid-VHDL12_DWLG_200800-1902200800-dsw--0-ia5 20-Feb-2019 09:30 1860
pid-VHDL12_DWLH_181300-1902181300-dsw--0-ia5 18-Feb-2019 13:30 1670
pid-VHDL12_DWLH_181800-1902181800-dsw--0-ia5 18-Feb-2019 19:30 1555
pid-VHDL12_DWLH_190200-1902190200-dsw--0-ia5 19-Feb-2019 03:30 1483
pid-VHDL12_DWLH_190400-1902190400-dsw--0-ia5 19-Feb-2019 05:30 1529
pid-VHDL12_DWLH_190800-1902190800-dsw--0-ia5 19-Feb-2019 09:30 1665
pid-VHDL12_DWLH_191300-1902191300-dsw--0-ia5 19-Feb-2019 13:30 1637
pid-VHDL12_DWLH_191800-1902191800-dsw--0-ia5 19-Feb-2019 19:30 1578
pid-VHDL12_DWLH_200200-1902200200-dsw--0-ia5 20-Feb-2019 03:30 1785
pid-VHDL12_DWLH_200400-1902200400-dsw--0-ia5 20-Feb-2019 05:30 1801
pid-VHDL12_DWLH_200800-1902200800-dsw--0-ia5 20-Feb-2019 09:30 1866
pid-VHDL12_DWLI_181300-1902181300-dsw--0-ia5 18-Feb-2019 13:30 1563
pid-VHDL12_DWLI_181800-1902181800-dsw--0-ia5 18-Feb-2019 19:30 1412
pid-VHDL12_DWLI_190200-1902190200-dsw--0-ia5 19-Feb-2019 03:30 1427
pid-VHDL12_DWLI_190400-1902190400-dsw--0-ia5 19-Feb-2019 05:30 1547
pid-VHDL12_DWLI_190800-1902190800-dsw--0-ia5 19-Feb-2019 09:30 1534
pid-VHDL12_DWLI_191300-1902191300-dsw--0-ia5 19-Feb-2019 13:30 1426
pid-VHDL12_DWLI_191800-1902191800-dsw--0-ia5 19-Feb-2019 19:30 1478
pid-VHDL12_DWLI_200200-1902200200-dsw--0-ia5 20-Feb-2019 03:30 1870
pid-VHDL12_DWLI_200400-1902200400-dsw--0-ia5 20-Feb-2019 05:30 1790
pid-VHDL12_DWLI_200800-1902200800-dsw--0-ia5 20-Feb-2019 09:30 1695
pid-VHDL12_DWMG_181300-1902181300-dsw--0-ia5 18-Feb-2019 13:30 2132
pid-VHDL12_DWMG_181800-1902181800-dsw--0-ia5 18-Feb-2019 19:30 2074
pid-VHDL12_DWMG_190200-1902190200-dsw--0-ia5 19-Feb-2019 03:30 2332
pid-VHDL12_DWMG_190400-1902190400-dsw--0-ia5 19-Feb-2019 05:30 2343
pid-VHDL12_DWMG_190800-1902190800-dsw--0-ia5 19-Feb-2019 09:30 2199
pid-VHDL12_DWMG_191300-1902191300-dsw--0-ia5 19-Feb-2019 13:30 2153
pid-VHDL12_DWMG_191800-1902191800-dsw--0-ia5 19-Feb-2019 19:30 1872
pid-VHDL12_DWMG_200200-1902200200-dsw--0-ia5 20-Feb-2019 03:30 2340
pid-VHDL12_DWMG_200400-1902200400-dsw--0-ia5 20-Feb-2019 05:30 2431
pid-VHDL12_DWMG_200800-1902200800-dsw--0-ia5 20-Feb-2019 09:30 2286
pid-VHDL12_DWOG_190100-1902190100-dsw--0-ia5 19-Feb-2019 02:45 3765
pid-VHDL12_DWOG_190300-1902190300-dsw--0-ia5 19-Feb-2019 04:00 3772
pid-VHDL12_DWOG_200100-1902200100-dsw--0-ia5 20-Feb-2019 02:45 2635
pid-VHDL12_DWOG_200300-1902200300-dsw--0-ia5 20-Feb-2019 04:00 2635
pid-VHDL12_DWOH_190200-1902190200-dsw--0-ia5 19-Feb-2019 03:28 1720
pid-VHDL12_DWOH_200200-1902200200-dsw--0-ia5 20-Feb-2019 03:28 1881
pid-VHDL12_DWOI_190200-1902190200-dsw--0-ia5 19-Feb-2019 03:28 1620
pid-VHDL12_DWOI_200200-1902200200-dsw--0-ia5 20-Feb-2019 03:28 1748
pid-VHDL12_DWSG_190200-1902190200-dsw--0-ia5 19-Feb-2019 03:30 2098
pid-VHDL12_DWSG_200200-1902200200-dsw--0-ia5 20-Feb-2019 03:30 1924
swis2-VHDL20_DWEG_181300-1902181300-dsw--0-ia5 18-Feb-2019 13:45 4001
swis2-VHDL20_DWEG_181500-1902181500-dsw--0-ia5 18-Feb-2019 16:45 4034
swis2-VHDL20_DWEG_181800-1902181800-dsw--0-ia5 18-Feb-2019 19:45 4348
swis2-VHDL20_DWEG_190200-1902190200-dsw--0-ia5 19-Feb-2019 03:45 3807
swis2-VHDL20_DWEG_190400-1902190400-dsw--0-ia5 19-Feb-2019 06:15 3833
swis2-VHDL20_DWEG_190800-1902190800-dsw--0-ia5 19-Feb-2019 09:45 3941
swis2-VHDL20_DWEG_191300-1902191300-dsw--0-ia5 19-Feb-2019 13:45 3807
swis2-VHDL20_DWEG_191500-1902191500-dsw--0-ia5 19-Feb-2019 16:45 3793
swis2-VHDL20_DWEG_191800-1902191800-dsw--0-ia5 19-Feb-2019 19:45 3717
swis2-VHDL20_DWEG_200200-1902200200-dsw--0-ia5 20-Feb-2019 03:45 3949
swis2-VHDL20_DWEG_200400-1902200400-dsw--0-ia5 20-Feb-2019 06:15 4010
swis2-VHDL20_DWEG_200800-1902200800-dsw--0-ia5 20-Feb-2019 09:45 3901
swis2-VHDL20_DWEH_181300-1902181300-dsw--0-ia5 18-Feb-2019 13:45 4222
swis2-VHDL20_DWEH_181500-1902181500-dsw--0-ia5 18-Feb-2019 16:45 4164
swis2-VHDL20_DWEH_181800-1902181800-dsw--0-ia5 18-Feb-2019 19:45 4498
swis2-VHDL20_DWEH_190200-1902190200-dsw--0-ia5 19-Feb-2019 03:45 3958
swis2-VHDL20_DWEH_190400-1902190400-dsw--0-ia5 19-Feb-2019 06:15 3923
swis2-VHDL20_DWEH_190800-1902190800-dsw--0-ia5 19-Feb-2019 09:45 4499
swis2-VHDL20_DWEH_191300-1902191300-dsw--0-ia5 19-Feb-2019 13:45 3803
swis2-VHDL20_DWEH_191500-1902191500-dsw--0-ia5 19-Feb-2019 16:45 3782
swis2-VHDL20_DWEH_191800-1902191800-dsw--0-ia5 19-Feb-2019 19:45 3702
swis2-VHDL20_DWEH_200200-1902200200-dsw--0-ia5 20-Feb-2019 03:45 4056
swis2-VHDL20_DWEH_200400-1902200400-dsw--0-ia5 20-Feb-2019 06:15 4157
swis2-VHDL20_DWEH_200800-1902200800-dsw--0-ia5 20-Feb-2019 09:45 4654
swis2-VHDL20_DWEI_181300-1902181300-dsw--0-ia5 18-Feb-2019 13:45 4032
swis2-VHDL20_DWEI_181500-1902181500-dsw--0-ia5 18-Feb-2019 16:45 4001
swis2-VHDL20_DWEI_181800-1902181800-dsw--0-ia5 18-Feb-2019 19:45 4209
swis2-VHDL20_DWEI_190200-1902190200-dsw--0-ia5 19-Feb-2019 03:45 3614
swis2-VHDL20_DWEI_190400-1902190400-dsw--0-ia5 19-Feb-2019 06:15 3629
swis2-VHDL20_DWEI_190800-1902190800-dsw--0-ia5 19-Feb-2019 09:45 3713
swis2-VHDL20_DWEI_191300-1902191300-dsw--0-ia5 19-Feb-2019 13:45 3621
swis2-VHDL20_DWEI_191500-1902191500-dsw--0-ia5 19-Feb-2019 16:45 3607
swis2-VHDL20_DWEI_191800-1902191800-dsw--0-ia5 19-Feb-2019 19:45 3530
swis2-VHDL20_DWEI_200200-1902200200-dsw--0-ia5 20-Feb-2019 03:45 3808
swis2-VHDL20_DWEI_200400-1902200400-dsw--0-ia5 20-Feb-2019 06:15 3893
swis2-VHDL20_DWEI_200800-1902200800-dsw--0-ia5 20-Feb-2019 09:45 3933
swis2-VHDL20_DWHG_181300-1902181300-dsw--0-ia5 18-Feb-2019 14:45 4471
swis2-VHDL20_DWHG_181800-1902181800-dsw--0-ia5 18-Feb-2019 19:45 4352
swis2-VHDL20_DWHG_190200-1902190200-dsw--0-ia5 19-Feb-2019 03:45 4134
swis2-VHDL20_DWHG_190400-1902190400-dsw--0-ia5 19-Feb-2019 05:45 4181
swis2-VHDL20_DWHG_190800-1902190800-dsw--0-ia5 19-Feb-2019 09:45 4018
swis2-VHDL20_DWHG_191300-1902191300-dsw--0-ia5 19-Feb-2019 14:45 4152
swis2-VHDL20_DWHG_191800-1902191800-dsw--0-ia5 19-Feb-2019 19:45 3792
swis2-VHDL20_DWHG_200200-1902200200-dsw--0-ia5 20-Feb-2019 03:45 3822
swis2-VHDL20_DWHG_200400-1902200400-dsw--0-ia5 20-Feb-2019 05:45 3933
swis2-VHDL20_DWHG_200800-1902200800-dsw--0-ia5 20-Feb-2019 09:45 4113
swis2-VHDL20_DWHH_181300-1902181300-dsw--0-ia5 18-Feb-2019 14:45 3297
swis2-VHDL20_DWHH_181800-1902181800-dsw--0-ia5 18-Feb-2019 19:45 3067
swis2-VHDL20_DWHH_190200-1902190200-dsw--0-ia5 19-Feb-2019 03:45 3141
swis2-VHDL20_DWHH_190400-1902190400-dsw--0-ia5 19-Feb-2019 05:45 3129
swis2-VHDL20_DWHH_190800-1902190800-dsw--0-ia5 19-Feb-2019 09:45 3166
swis2-VHDL20_DWHH_191300-1902191300-dsw--0-ia5 19-Feb-2019 14:45 3223
swis2-VHDL20_DWHH_191800-1902191800-dsw--0-ia5 19-Feb-2019 19:45 2874
swis2-VHDL20_DWHH_200200-1902200200-dsw--0-ia5 20-Feb-2019 03:45 2977
swis2-VHDL20_DWHH_200400-1902200400-dsw--0-ia5 20-Feb-2019 05:45 3031
swis2-VHDL20_DWHH_200800-1902200800-dsw--0-ia5 20-Feb-2019 09:45 3035
swis2-VHDL20_DWLG_181300-1902181300-dsw--0-ia5 18-Feb-2019 13:45 3725
swis2-VHDL20_DWLG_181800-1902181800-dsw--0-ia5 18-Feb-2019 19:45 3557
swis2-VHDL20_DWLG_190200-1902190200-dsw--0-ia5 19-Feb-2019 03:45 3721
swis2-VHDL20_DWLG_190400-1902190400-dsw--0-ia5 19-Feb-2019 05:45 3706
swis2-VHDL20_DWLG_190800-1902190800-dsw--0-ia5 19-Feb-2019 09:45 3614
swis2-VHDL20_DWLG_191300-1902191300-dsw--0-ia5 19-Feb-2019 13:45 3671
swis2-VHDL20_DWLG_191800-1902191800-dsw--0-ia5 19-Feb-2019 19:45 3586
swis2-VHDL20_DWLG_200200-1902200200-dsw--0-ia5 20-Feb-2019 03:45 3989
swis2-VHDL20_DWLG_200400-1902200400-dsw--0-ia5 20-Feb-2019 05:45 3838
swis2-VHDL20_DWLG_200800-1902200800-dsw--0-ia5 20-Feb-2019 09:45 3954
swis2-VHDL20_DWLH_181300-1902181300-dsw--0-ia5 18-Feb-2019 13:45 3647
swis2-VHDL20_DWLH_181800-1902181800-dsw--0-ia5 18-Feb-2019 19:45 3534
swis2-VHDL20_DWLH_190200-1902190200-dsw--0-ia5 19-Feb-2019 03:45 3543
swis2-VHDL20_DWLH_190400-1902190400-dsw--0-ia5 19-Feb-2019 05:45 3575
swis2-VHDL20_DWLH_190800-1902190800-dsw--0-ia5 19-Feb-2019 09:45 3711
swis2-VHDL20_DWLH_191300-1902191300-dsw--0-ia5 19-Feb-2019 13:45 3683
swis2-VHDL20_DWLH_191800-1902191800-dsw--0-ia5 19-Feb-2019 19:45 3659
swis2-VHDL20_DWLH_200200-1902200200-dsw--0-ia5 20-Feb-2019 03:45 3742
swis2-VHDL20_DWLH_200400-1902200400-dsw--0-ia5 20-Feb-2019 05:45 3786
swis2-VHDL20_DWLH_200800-1902200800-dsw--0-ia5 20-Feb-2019 09:45 3851
swis2-VHDL20_DWLI_181300-1902181300-dsw--0-ia5 18-Feb-2019 13:45 3541
swis2-VHDL20_DWLI_181800-1902181800-dsw--0-ia5 18-Feb-2019 19:45 3392
swis2-VHDL20_DWLI_190200-1902190200-dsw--0-ia5 19-Feb-2019 03:45 3491
swis2-VHDL20_DWLI_190400-1902190400-dsw--0-ia5 19-Feb-2019 05:45 3603
swis2-VHDL20_DWLI_190800-1902190800-dsw--0-ia5 19-Feb-2019 09:45 3590
swis2-VHDL20_DWLI_191300-1902191300-dsw--0-ia5 19-Feb-2019 13:45 3481
swis2-VHDL20_DWLI_191800-1902191800-dsw--0-ia5 19-Feb-2019 19:45 3567
swis2-VHDL20_DWLI_200200-1902200200-dsw--0-ia5 20-Feb-2019 03:45 3918
swis2-VHDL20_DWLI_200400-1902200400-dsw--0-ia5 20-Feb-2019 05:45 3715
swis2-VHDL20_DWLI_200800-1902200800-dsw--0-ia5 20-Feb-2019 09:45 3733
swis2-VHDL20_DWMG_181300-1902181300-dsw--0-ia5 18-Feb-2019 13:45 5550
swis2-VHDL20_DWMG_181800-1902181800-dsw--0-ia5 18-Feb-2019 19:45 5518
swis2-VHDL20_DWMG_190200-1902190200-dsw--0-ia5 19-Feb-2019 03:45 5668
swis2-VHDL20_DWMG_190400-1902190400-dsw--0-ia5 19-Feb-2019 05:45 5687
swis2-VHDL20_DWMG_190800-1902190800-dsw--0-ia5 19-Feb-2019 09:45 5543
swis2-VHDL20_DWMG_191300-1902191300-dsw--0-ia5 19-Feb-2019 13:45 5497
swis2-VHDL20_DWMG_191800-1902191800-dsw--0-ia5 19-Feb-2019 19:45 5217
swis2-VHDL20_DWMG_200200-1902200200-dsw--0-ia5 20-Feb-2019 03:45 5611
swis2-VHDL20_DWMG_200400-1902200400-dsw--0-ia5 20-Feb-2019 05:45 5706
swis2-VHDL20_DWMG_200800-1902200800-dsw--0-ia5 20-Feb-2019 09:45 5638
swis2-VHDL20_DWMO_181300-1902181300-dsw--0-ia5 18-Feb-2019 13:45 4647
swis2-VHDL20_DWMO_181800-1902181800-dsw--0-ia5 18-Feb-2019 19:45 4507
swis2-VHDL20_DWMO_190200-1902190200-dsw--0-ia5 19-Feb-2019 03:45 4479
swis2-VHDL20_DWMO_190400-1902190400-dsw--0-ia5 19-Feb-2019 06:36 4491
swis2-VHDL20_DWMO_190800-1902190800-dsw--0-ia5 19-Feb-2019 09:45 4377
swis2-VHDL20_DWMO_191300-1902191300-dsw--0-ia5 19-Feb-2019 13:45 4325
swis2-VHDL20_DWMO_191800-1902191800-dsw--0-ia5 19-Feb-2019 19:45 4067
swis2-VHDL20_DWMO_200200-1902200200-dsw--0-ia5 20-Feb-2019 03:45 4515
swis2-VHDL20_DWMO_200400-1902200400-dsw--0-ia5 20-Feb-2019 05:45 4729
swis2-VHDL20_DWMO_200800-1902200800-dsw--0-ia5 20-Feb-2019 09:45 4774
swis2-VHDL20_DWMP_181300-1902181300-dsw--0-ia5 18-Feb-2019 13:45 5393
swis2-VHDL20_DWMP_190200-1902190200-dsw--0-ia5 19-Feb-2019 03:45 5340
swis2-VHDL20_DWMP_190400-1902190400-dsw--0-ia5 19-Feb-2019 06:38 5356
swis2-VHDL20_DWMP_190800-1902190800-dsw--0-ia5 19-Feb-2019 09:45 5143
swis2-VHDL20_DWMP_191300-1902191300-dsw--0-ia5 19-Feb-2019 13:45 5085
swis2-VHDL20_DWMP_191800-1902191800-dsw--0-ia5 19-Feb-2019 19:45 4830
swis2-VHDL20_DWMP_200200-1902200200-dsw--0-ia5 20-Feb-2019 03:45 5327
swis2-VHDL20_DWMP_200400-1902200400-dsw--0-ia5 20-Feb-2019 05:45 5597
swis2-VHDL20_DWMP_200800-1902200800-dsw--0-ia5 20-Feb-2019 09:45 5779
swis2-VHDL20_DWPG_181300-1902181300-dsw--0-ia5 18-Feb-2019 13:30 2777
swis2-VHDL20_DWPG_181430-1902181430-dsw--0-ia5 18-Feb-2019 14:30 2777
swis2-VHDL20_DWPG_181450-1902181450-dsw--0-ia5 18-Feb-2019 15:30 2777
swis2-VHDL20_DWPG_181500-1902181500-dsw--0-ia5 18-Feb-2019 16:30 2876
swis2-VHDL20_DWPG_181730-1902181730-dsw--0-ia5 18-Feb-2019 17:30 2876
swis2-VHDL20_DWPG_181750-1902181750-dsw--0-ia5 18-Feb-2019 18:30 2875
swis2-VHDL20_DWPG_181800-1902181800-dsw--0-ia5 18-Feb-2019 19:30 2816
swis2-VHDL20_DWPG_182030-1902182030-dsw--0-ia5 18-Feb-2019 20:30 2816
swis2-VHDL20_DWPG_190200-1902190200-dsw--0-ia5 19-Feb-2019 03:30 2799
swis2-VHDL20_DWPG_190400-1902190400-dsw--0-ia5 19-Feb-2019 05:30 2815
swis2-VHDL20_DWPG_190630-1902190630-dsw--0-ia5 19-Feb-2019 06:30 2815
swis2-VHDL20_DWPG_190730-1902190730-dsw--0-ia5 19-Feb-2019 07:30 2815
swis2-VHDL20_DWPG_190750-1902190750-dsw--0-ia5 19-Feb-2019 08:30 2710
swis2-VHDL20_DWPG_190800-1902190800-dsw--0-ia5 19-Feb-2019 09:30 2873
swis2-VHDL20_DWPG_191030-1902191030-dsw--0-ia5 19-Feb-2019 10:30 2873
swis2-VHDL20_DWPG_191130-1902191130-dsw--0-ia5 19-Feb-2019 11:30 2873
swis2-VHDL20_DWPG_191230-1902191230-dsw--0-ia5 19-Feb-2019 12:30 2857
swis2-VHDL20_DWPG_191300-1902191300-dsw--0-ia5 19-Feb-2019 15:50 2961
swis2-VHDL20_DWPG_191430-1902191430-dsw--0-ia5 19-Feb-2019 14:30 2961
swis2-VHDL20_DWPG_191450-1902191450-dsw--0-ia5 19-Feb-2019 15:30 2961
swis2-VHDL20_DWPG_191500-1902191500-dsw--0-ia5 19-Feb-2019 16:30 2904
swis2-VHDL20_DWPG_191730-1902191730-dsw--0-ia5 19-Feb-2019 17:30 2904
swis2-VHDL20_DWPG_191750-1902191750-dsw--0-ia5 19-Feb-2019 18:30 2642
swis2-VHDL20_DWPG_191800-1902191800-dsw--0-ia5 19-Feb-2019 19:30 2721
swis2-VHDL20_DWPG_192030-1902192030-dsw--0-ia5 19-Feb-2019 20:30 2721
swis2-VHDL20_DWPG_200200-1902200200-dsw--0-ia5 20-Feb-2019 03:30 2752
swis2-VHDL20_DWPG_200400-1902200400-dsw--0-ia5 20-Feb-2019 05:30 2791
swis2-VHDL20_DWPG_200630-1902200630-dsw--0-ia5 20-Feb-2019 06:30 3000
swis2-VHDL20_DWPG_200730-1902200730-dsw--0-ia5 20-Feb-2019 07:30 3000
swis2-VHDL20_DWPG_200750-1902200750-dsw--0-ia5 20-Feb-2019 08:30 3027
swis2-VHDL20_DWPG_200800-1902200800-dsw--0-ia5 20-Feb-2019 09:30 3089
swis2-VHDL20_DWPG_201030-1902201030-dsw--0-ia5 20-Feb-2019 10:30 3089
swis2-VHDL20_DWPG_201130-1902201130-dsw--0-ia5 20-Feb-2019 11:30 3044
swis2-VHDL20_DWPG_201230-1902201230-dsw--0-ia5 20-Feb-2019 12:30 3059
swis2-VHDL20_DWPH_181300-1902181300-dsw--0-ia5 18-Feb-2019 13:30 2984
swis2-VHDL20_DWPH_181430-1902181430-dsw--0-ia5 18-Feb-2019 14:30 2984
swis2-VHDL20_DWPH_181450-1902181450-dsw--0-ia5 18-Feb-2019 15:30 2984
swis2-VHDL20_DWPH_181500-1902181500-dsw--0-ia5 18-Feb-2019 16:30 3076
swis2-VHDL20_DWPH_181730-1902181730-dsw--0-ia5 18-Feb-2019 17:30 3075
swis2-VHDL20_DWPH_181750-1902181750-dsw--0-ia5 18-Feb-2019 18:30 3075
swis2-VHDL20_DWPH_181800-1902181800-dsw--0-ia5 18-Feb-2019 19:30 2940
swis2-VHDL20_DWPH_182030-1902182030-dsw--0-ia5 18-Feb-2019 20:30 2940
swis2-VHDL20_DWPH_190200-1902190200-dsw--0-ia5 19-Feb-2019 03:30 3137
swis2-VHDL20_DWPH_190400-1902190400-dsw--0-ia5 19-Feb-2019 05:30 3098
swis2-VHDL20_DWPH_190630-1902190630-dsw--0-ia5 19-Feb-2019 06:30 3098
swis2-VHDL20_DWPH_190730-1902190730-dsw--0-ia5 19-Feb-2019 07:30 3098
swis2-VHDL20_DWPH_190750-1902190750-dsw--0-ia5 19-Feb-2019 08:30 3078
swis2-VHDL20_DWPH_190800-1902190800-dsw--0-ia5 19-Feb-2019 09:31 3155
swis2-VHDL20_DWPH_191030-1902191030-dsw--0-ia5 19-Feb-2019 10:30 3155
swis2-VHDL20_DWPH_191130-1902191130-dsw--0-ia5 19-Feb-2019 11:30 3155
swis2-VHDL20_DWPH_191230-1902191230-dsw--0-ia5 19-Feb-2019 12:30 3139
swis2-VHDL20_DWPH_191300-1902191300-dsw--0-ia5 19-Feb-2019 13:30 3026
swis2-VHDL20_DWPH_191430-1902191430-dsw--0-ia5 19-Feb-2019 14:30 3026
swis2-VHDL20_DWPH_191450-1902191450-dsw--0-ia5 19-Feb-2019 15:30 3026
swis2-VHDL20_DWPH_191500-1902191500-dsw--0-ia5 19-Feb-2019 16:30 2943
swis2-VHDL20_DWPH_191730-1902191730-dsw--0-ia5 19-Feb-2019 17:30 2943
swis2-VHDL20_DWPH_191750-1902191750-dsw--0-ia5 19-Feb-2019 18:30 2766
swis2-VHDL20_DWPH_191800-1902191800-dsw--0-ia5 19-Feb-2019 19:30 2786
swis2-VHDL20_DWPH_192030-1902192030-dsw--0-ia5 19-Feb-2019 20:30 2786
swis2-VHDL20_DWPH_200200-1902200200-dsw--0-ia5 20-Feb-2019 03:30 2859
swis2-VHDL20_DWPH_200400-1902200400-dsw--0-ia5 20-Feb-2019 05:30 2860
swis2-VHDL20_DWPH_200630-1902200630-dsw--0-ia5 20-Feb-2019 06:30 2944
swis2-VHDL20_DWPH_200730-1902200730-dsw--0-ia5 20-Feb-2019 07:30 3014
swis2-VHDL20_DWPH_200750-1902200750-dsw--0-ia5 20-Feb-2019 08:30 3036
swis2-VHDL20_DWPH_200800-1902200800-dsw--0-ia5 20-Feb-2019 09:31 3249
swis2-VHDL20_DWPH_201030-1902201030-dsw--0-ia5 20-Feb-2019 10:30 3168
swis2-VHDL20_DWPH_201130-1902201130-dsw--0-ia5 20-Feb-2019 11:30 3198
swis2-VHDL20_DWPH_201230-1902201230-dsw--0-ia5 20-Feb-2019 12:30 3162
swis2-VHDL20_DWSG_181300-1902181300-dsw--0-ia5 18-Feb-2019 14:45 3845
swis2-VHDL20_DWSG_181800-1902181800-dsw--0-ia5 18-Feb-2019 19:45 3718
swis2-VHDL20_DWSG_190200-1902190200-dsw--0-ia5 19-Feb-2019 03:45 3993
swis2-VHDL20_DWSG_190400-1902190400-dsw--0-ia5 19-Feb-2019 05:45 3977
swis2-VHDL20_DWSG_190800-1902190800-dsw--0-ia5 19-Feb-2019 09:45 3902
swis2-VHDL20_DWSG_191300-1902191300-dsw--0-ia5 19-Feb-2019 14:45 3897
swis2-VHDL20_DWSG_191800-1902191800-dsw--0-ia5 19-Feb-2019 19:45 3556
swis2-VHDL20_DWSG_200200-1902200200-dsw--0-ia5 20-Feb-2019 03:45 3810
swis2-VHDL20_DWSG_200400-1902200400-dsw--0-ia5 20-Feb-2019 05:45 3931
swis2-VHDL20_DWSG_200800-1902200800-dsw--0-ia5 20-Feb-2019 09:45 3773