Index of /weather/text_forecasts/txt/
../
FPDL13_DWMZ_140600 14-Aug-2018 10:43 4075
FPDL13_DWMZ_150600 15-Aug-2018 08:22 2855
SXDL31_DWAV_131800 13-Aug-2018 17:14 7692
SXDL31_DWAV_140800 14-Aug-2018 07:10 7555
SXDL31_DWAV_141800 14-Aug-2018 16:55 7185
SXDL31_DWAV_150800 15-Aug-2018 06:37 6081
SXDL33_DWAV_140000 14-Aug-2018 10:29 9015
SXDL33_DWAV_150000 15-Aug-2018 10:50 12176
ber01-VHDL13_DWEH_131500-1808131500-dsw--0-ia5 13-Aug-2018 15:28 2642
ber01-VHDL13_DWEH_131800-1808131800-dsw--0-ia5 13-Aug-2018 18:28 2493
ber01-VHDL13_DWEH_140200-1808140200-dsw--0-ia5 14-Aug-2018 02:28 2096
ber01-VHDL13_DWEH_140400-1808140400-dsw--0-ia5 14-Aug-2018 04:58 2345
ber01-VHDL13_DWEH_140800-1808140800-dsw--0-ia5 14-Aug-2018 08:28 2270
ber01-VHDL13_DWEH_141300-1808141300-dsw--0-ia5 14-Aug-2018 12:28 2351
ber01-VHDL13_DWEH_141500-1808141500-dsw--0-ia5 14-Aug-2018 15:28 2484
ber01-VHDL13_DWEH_141800-1808141800-dsw--0-ia5 14-Aug-2018 18:28 2267
ber01-VHDL13_DWEH_150200-1808150200-dsw--0-ia5 15-Aug-2018 02:28 2258
ber01-VHDL13_DWEH_150400-1808150400-dsw--0-ia5 15-Aug-2018 04:58 2161
ber01-VHDL13_DWEH_150800-1808150800-dsw--0-ia5 15-Aug-2018 08:28 2104
ber01-VHDL13_DWEH_151300-1808151300-dsw--0-ia5 15-Aug-2018 12:28 2235
ber01-VHDL13_DWHG_131800-1808131800-dsw--0-ia5 13-Aug-2018 18:30 1981
ber01-VHDL13_DWHG_140200-1808140200-dsw--0-ia5 14-Aug-2018 02:30 2105
ber01-VHDL13_DWHG_140400-1808140400-dsw--0-ia5 14-Aug-2018 04:30 2125
ber01-VHDL13_DWHG_140800-1808140800-dsw--0-ia5 14-Aug-2018 08:30 2114
ber01-VHDL13_DWHG_141300-1808141300-dsw--0-ia5 14-Aug-2018 12:30 2089
ber01-VHDL13_DWHG_141800-1808141800-dsw--0-ia5 14-Aug-2018 18:30 1764
ber01-VHDL13_DWHG_150200-1808150200-dsw--0-ia5 15-Aug-2018 02:30 2217
ber01-VHDL13_DWHG_150400-1808150400-dsw--0-ia5 15-Aug-2018 04:30 2237
ber01-VHDL13_DWHG_150800-1808150800-dsw--0-ia5 15-Aug-2018 08:30 2245
ber01-VHDL13_DWHG_151300-1808151300-dsw--0-ia5 15-Aug-2018 12:30 2170
ber01-VHDL13_DWHH_131800-1808131800-dsw--0-ia5 13-Aug-2018 18:30 1792
ber01-VHDL13_DWHH_140200-1808140200-dsw--0-ia5 14-Aug-2018 02:30 2021
ber01-VHDL13_DWHH_140400-1808140400-dsw--0-ia5 14-Aug-2018 04:30 2026
ber01-VHDL13_DWHH_140800-1808140800-dsw--0-ia5 14-Aug-2018 08:30 2018
ber01-VHDL13_DWHH_141300-1808141300-dsw--0-ia5 14-Aug-2018 12:30 1993
ber01-VHDL13_DWHH_141800-1808141800-dsw--0-ia5 14-Aug-2018 18:30 1721
ber01-VHDL13_DWHH_150200-1808150200-dsw--0-ia5 15-Aug-2018 02:30 2095
ber01-VHDL13_DWHH_150400-1808150400-dsw--0-ia5 15-Aug-2018 04:30 2129
ber01-VHDL13_DWHH_150800-1808150800-dsw--0-ia5 15-Aug-2018 08:30 2157
ber01-VHDL13_DWHH_151300-1808151300-dsw--0-ia5 15-Aug-2018 12:30 2104
ber01-VHDL13_DWLG_131333-1808131333-dsw--0-ia5 13-Aug-2018 13:33 2673
ber01-VHDL13_DWLG_131433-1808131433-dsw--0-ia5 13-Aug-2018 14:33 2673
ber01-VHDL13_DWLG_131533-1808131533-dsw--0-ia5 13-Aug-2018 15:33 2673
ber01-VHDL13_DWLG_131633-1808131633-dsw--0-ia5 13-Aug-2018 16:33 2673
ber01-VHDL13_DWLG_131733-1808131733-dsw--0-ia5 13-Aug-2018 17:33 1808
ber01-VHDL13_DWLG_131800-1808131800-dsw--0-ia5 13-Aug-2018 18:30 1780
ber01-VHDL13_DWLG_131933-1808131933-dsw--0-ia5 13-Aug-2018 19:33 1808
ber01-VHDL13_DWLG_132033-1808132033-dsw--0-ia5 13-Aug-2018 20:33 1808
ber01-VHDL13_DWLG_140033-1808140033-dsw--0-ia5 14-Aug-2018 00:33 1936
ber01-VHDL13_DWLG_140200-1808140200-dsw--0-ia5 14-Aug-2018 02:30 1916
ber01-VHDL13_DWLG_140400-1808140400-dsw--0-ia5 14-Aug-2018 04:30 2037
ber01-VHDL13_DWLG_140533-1808140533-dsw--0-ia5 14-Aug-2018 05:33 2065
ber01-VHDL13_DWLG_140633-1808140633-dsw--0-ia5 14-Aug-2018 06:33 2065
ber01-VHDL13_DWLG_140733-1808140733-dsw--0-ia5 14-Aug-2018 07:33 2026
ber01-VHDL13_DWLG_140800-1808140800-dsw--0-ia5 14-Aug-2018 08:30 1995
ber01-VHDL13_DWLG_140933-1808140933-dsw--0-ia5 14-Aug-2018 09:33 2026
ber01-VHDL13_DWLG_141033-1808141033-dsw--0-ia5 14-Aug-2018 10:33 2010
ber01-VHDL13_DWLG_141133-1808141133-dsw--0-ia5 14-Aug-2018 11:33 2027
ber01-VHDL13_DWLG_141300-1808141300-dsw--0-ia5 14-Aug-2018 12:30 2002
ber01-VHDL13_DWLG_141333-1808141333-dsw--0-ia5 14-Aug-2018 13:33 2013
ber01-VHDL13_DWLG_141433-1808141433-dsw--0-ia5 14-Aug-2018 14:33 2013
ber01-VHDL13_DWLG_141533-1808141533-dsw--0-ia5 14-Aug-2018 15:33 1983
ber01-VHDL13_DWLG_141633-1808141633-dsw--0-ia5 14-Aug-2018 16:33 1992
ber01-VHDL13_DWLG_141733-1808141733-dsw--0-ia5 14-Aug-2018 17:33 1800
ber01-VHDL13_DWLG_141800-1808141800-dsw--0-ia5 14-Aug-2018 18:30 1772
ber01-VHDL13_DWLG_141933-1808141933-dsw--0-ia5 14-Aug-2018 19:33 1800
ber01-VHDL13_DWLG_142033-1808142033-dsw--0-ia5 14-Aug-2018 20:33 1800
ber01-VHDL13_DWLG_150033-1808150033-dsw--0-ia5 15-Aug-2018 00:33 2093
ber01-VHDL13_DWLG_150200-1808150200-dsw--0-ia5 15-Aug-2018 02:30 2065
ber01-VHDL13_DWLG_150400-1808150400-dsw--0-ia5 15-Aug-2018 04:30 1960
ber01-VHDL13_DWLG_150533-1808150533-dsw--0-ia5 15-Aug-2018 05:33 1988
ber01-VHDL13_DWLG_150633-1808150633-dsw--0-ia5 15-Aug-2018 06:33 1999
ber01-VHDL13_DWLG_150733-1808150733-dsw--0-ia5 15-Aug-2018 07:33 1996
ber01-VHDL13_DWLG_150800-1808150800-dsw--0-ia5 15-Aug-2018 08:30 1965
ber01-VHDL13_DWLG_150933-1808150933-dsw--0-ia5 15-Aug-2018 09:33 1996
ber01-VHDL13_DWLG_151033-1808151033-dsw--0-ia5 15-Aug-2018 10:33 1996
ber01-VHDL13_DWLG_151133-1808151133-dsw--0-ia5 15-Aug-2018 11:33 1981
ber01-VHDL13_DWLG_151300-1808151300-dsw--0-ia5 15-Aug-2018 12:30 2031
ber01-VHDL13_DWLH_131333-1808131333-dsw--0-ia5 13-Aug-2018 13:33 2245
ber01-VHDL13_DWLH_131433-1808131433-dsw--0-ia5 13-Aug-2018 14:33 2245
ber01-VHDL13_DWLH_131533-1808131533-dsw--0-ia5 13-Aug-2018 15:33 2245
ber01-VHDL13_DWLH_131633-1808131633-dsw--0-ia5 13-Aug-2018 16:33 2245
ber01-VHDL13_DWLH_131733-1808131733-dsw--0-ia5 13-Aug-2018 17:33 1773
ber01-VHDL13_DWLH_131800-1808131800-dsw--0-ia5 13-Aug-2018 18:30 1745
ber01-VHDL13_DWLH_131933-1808131933-dsw--0-ia5 13-Aug-2018 19:33 1773
ber01-VHDL13_DWLH_132033-1808132033-dsw--0-ia5 13-Aug-2018 20:33 1773
ber01-VHDL13_DWLH_140033-1808140033-dsw--0-ia5 14-Aug-2018 00:33 1968
ber01-VHDL13_DWLH_140200-1808140200-dsw--0-ia5 14-Aug-2018 02:30 1959
ber01-VHDL13_DWLH_140400-1808140400-dsw--0-ia5 14-Aug-2018 04:30 1947
ber01-VHDL13_DWLH_140533-1808140533-dsw--0-ia5 14-Aug-2018 05:33 1975
ber01-VHDL13_DWLH_140633-1808140633-dsw--0-ia5 14-Aug-2018 06:33 1975
ber01-VHDL13_DWLH_140733-1808140733-dsw--0-ia5 14-Aug-2018 07:33 1934
ber01-VHDL13_DWLH_140800-1808140800-dsw--0-ia5 14-Aug-2018 08:30 1906
ber01-VHDL13_DWLH_140933-1808140933-dsw--0-ia5 14-Aug-2018 09:33 1934
ber01-VHDL13_DWLH_141033-1808141033-dsw--0-ia5 14-Aug-2018 10:33 1921
ber01-VHDL13_DWLH_141133-1808141133-dsw--0-ia5 14-Aug-2018 11:33 1939
ber01-VHDL13_DWLH_141300-1808141300-dsw--0-ia5 14-Aug-2018 12:30 2281
ber01-VHDL13_DWLH_141333-1808141333-dsw--0-ia5 14-Aug-2018 13:33 2247
ber01-VHDL13_DWLH_141433-1808141433-dsw--0-ia5 14-Aug-2018 14:33 2247
ber01-VHDL13_DWLH_141533-1808141533-dsw--0-ia5 14-Aug-2018 15:33 2041
ber01-VHDL13_DWLH_141633-1808141633-dsw--0-ia5 14-Aug-2018 16:33 2053
ber01-VHDL13_DWLH_141733-1808141733-dsw--0-ia5 14-Aug-2018 17:33 1783
ber01-VHDL13_DWLH_141800-1808141800-dsw--0-ia5 14-Aug-2018 18:30 1755
ber01-VHDL13_DWLH_141933-1808141933-dsw--0-ia5 14-Aug-2018 19:33 1783
ber01-VHDL13_DWLH_142033-1808142033-dsw--0-ia5 14-Aug-2018 20:33 1783
ber01-VHDL13_DWLH_150033-1808150033-dsw--0-ia5 15-Aug-2018 00:33 1994
ber01-VHDL13_DWLH_150200-1808150200-dsw--0-ia5 15-Aug-2018 02:30 1966
ber01-VHDL13_DWLH_150400-1808150400-dsw--0-ia5 15-Aug-2018 04:30 1885
ber01-VHDL13_DWLH_150533-1808150533-dsw--0-ia5 15-Aug-2018 05:33 1913
ber01-VHDL13_DWLH_150633-1808150633-dsw--0-ia5 15-Aug-2018 06:33 1913
ber01-VHDL13_DWLH_150733-1808150733-dsw--0-ia5 15-Aug-2018 07:33 1910
ber01-VHDL13_DWLH_150800-1808150800-dsw--0-ia5 15-Aug-2018 08:30 1882
ber01-VHDL13_DWLH_150933-1808150933-dsw--0-ia5 15-Aug-2018 09:33 1910
ber01-VHDL13_DWLH_151033-1808151033-dsw--0-ia5 15-Aug-2018 10:33 1910
ber01-VHDL13_DWLH_151133-1808151133-dsw--0-ia5 15-Aug-2018 11:33 1898
ber01-VHDL13_DWLH_151300-1808151300-dsw--0-ia5 15-Aug-2018 12:30 1885
ber01-VHDL13_DWLI_131333-1808131333-dsw--0-ia5 13-Aug-2018 13:33 2156
ber01-VHDL13_DWLI_131433-1808131433-dsw--0-ia5 13-Aug-2018 14:33 2156
ber01-VHDL13_DWLI_131533-1808131533-dsw--0-ia5 13-Aug-2018 15:33 2156
ber01-VHDL13_DWLI_131633-1808131633-dsw--0-ia5 13-Aug-2018 16:33 2156
ber01-VHDL13_DWLI_131733-1808131733-dsw--0-ia5 13-Aug-2018 17:33 1827
ber01-VHDL13_DWLI_131800-1808131800-dsw--0-ia5 13-Aug-2018 18:30 1799
ber01-VHDL13_DWLI_131933-1808131933-dsw--0-ia5 13-Aug-2018 19:33 1827
ber01-VHDL13_DWLI_132033-1808132033-dsw--0-ia5 13-Aug-2018 20:33 1827
ber01-VHDL13_DWLI_140033-1808140033-dsw--0-ia5 14-Aug-2018 00:33 2037
ber01-VHDL13_DWLI_140200-1808140200-dsw--0-ia5 14-Aug-2018 02:30 2029
ber01-VHDL13_DWLI_140400-1808140400-dsw--0-ia5 14-Aug-2018 04:30 2086
ber01-VHDL13_DWLI_140533-1808140533-dsw--0-ia5 14-Aug-2018 05:33 2114
ber01-VHDL13_DWLI_140633-1808140633-dsw--0-ia5 14-Aug-2018 06:33 2114
ber01-VHDL13_DWLI_140733-1808140733-dsw--0-ia5 14-Aug-2018 07:33 2076
ber01-VHDL13_DWLI_140800-1808140800-dsw--0-ia5 14-Aug-2018 08:30 2048
ber01-VHDL13_DWLI_140933-1808140933-dsw--0-ia5 14-Aug-2018 09:33 2076
ber01-VHDL13_DWLI_141033-1808141033-dsw--0-ia5 14-Aug-2018 10:33 2065
ber01-VHDL13_DWLI_141133-1808141133-dsw--0-ia5 14-Aug-2018 11:33 2082
ber01-VHDL13_DWLI_141300-1808141300-dsw--0-ia5 14-Aug-2018 12:30 2059
ber01-VHDL13_DWLI_141333-1808141333-dsw--0-ia5 14-Aug-2018 13:33 2098
ber01-VHDL13_DWLI_141433-1808141433-dsw--0-ia5 14-Aug-2018 14:33 2098
ber01-VHDL13_DWLI_141533-1808141533-dsw--0-ia5 14-Aug-2018 15:33 2008
ber01-VHDL13_DWLI_141633-1808141633-dsw--0-ia5 14-Aug-2018 16:33 2019
ber01-VHDL13_DWLI_141733-1808141733-dsw--0-ia5 14-Aug-2018 17:33 1827
ber01-VHDL13_DWLI_141800-1808141800-dsw--0-ia5 14-Aug-2018 18:30 1799
ber01-VHDL13_DWLI_141933-1808141933-dsw--0-ia5 14-Aug-2018 19:33 1827
ber01-VHDL13_DWLI_142033-1808142033-dsw--0-ia5 14-Aug-2018 20:33 1827
ber01-VHDL13_DWLI_150033-1808150033-dsw--0-ia5 15-Aug-2018 00:33 1973
ber01-VHDL13_DWLI_150200-1808150200-dsw--0-ia5 15-Aug-2018 02:30 1945
ber01-VHDL13_DWLI_150400-1808150400-dsw--0-ia5 15-Aug-2018 04:30 1877
ber01-VHDL13_DWLI_150533-1808150533-dsw--0-ia5 15-Aug-2018 05:33 1905
ber01-VHDL13_DWLI_150633-1808150633-dsw--0-ia5 15-Aug-2018 06:33 1916
ber01-VHDL13_DWLI_150733-1808150733-dsw--0-ia5 15-Aug-2018 07:33 1913
ber01-VHDL13_DWLI_150800-1808150800-dsw--0-ia5 15-Aug-2018 08:30 1885
ber01-VHDL13_DWLI_150933-1808150933-dsw--0-ia5 15-Aug-2018 09:33 1913
ber01-VHDL13_DWLI_151033-1808151033-dsw--0-ia5 15-Aug-2018 10:33 1913
ber01-VHDL13_DWLI_151133-1808151133-dsw--0-ia5 15-Aug-2018 11:33 1922
ber01-VHDL13_DWLI_151300-1808151300-dsw--0-ia5 15-Aug-2018 12:30 1909
ber01-VHDL13_DWMG_131400-1808131400-dsw--0-ia5 13-Aug-2018 14:30 3161
ber01-VHDL13_DWMG_131500-1808131500-dsw--0-ia5 13-Aug-2018 15:30 2910
ber01-VHDL13_DWMG_131600-1808131600-dsw--0-ia5 13-Aug-2018 16:30 2992
ber01-VHDL13_DWMG_131700-1808131700-dsw--0-ia5 13-Aug-2018 17:30 2637
ber01-VHDL13_DWMG_131800-1808131800-dsw--0-ia5 13-Aug-2018 18:30 2449
ber01-VHDL13_DWMG_131900-1808131900-dsw--0-ia5 13-Aug-2018 19:30 2449
ber01-VHDL13_DWMG_132000-1808132000-dsw--0-ia5 13-Aug-2018 20:30 2452
ber01-VHDL13_DWMG_132100-1808132100-dsw--0-ia5 13-Aug-2018 21:30 2452
ber01-VHDL13_DWMG_132200-1808132200-dsw--0-ia5 13-Aug-2018 22:30 2277
ber01-VHDL13_DWMG_132300-1808132300-dsw--0-ia5 13-Aug-2018 23:30 2277
ber01-VHDL13_DWMG_140000-1808140000-dsw--0-ia5 14-Aug-2018 00:30 2277
ber01-VHDL13_DWMG_140100-1808140100-dsw--0-ia5 14-Aug-2018 01:30 2277
ber01-VHDL13_DWMG_140200-1808140200-dsw--0-ia5 14-Aug-2018 02:30 2066
ber01-VHDL13_DWMG_140300-1808140300-dsw--0-ia5 14-Aug-2018 03:30 2084
ber01-VHDL13_DWMG_140400-1808140400-dsw--0-ia5 14-Aug-2018 04:30 2060
ber01-VHDL13_DWMG_140500-1808140500-dsw--0-ia5 14-Aug-2018 05:30 2060
ber01-VHDL13_DWMG_140600-1808140600-dsw--0-ia5 14-Aug-2018 06:30 2250
ber01-VHDL13_DWMG_140700-1808140700-dsw--0-ia5 14-Aug-2018 07:30 2344
ber01-VHDL13_DWMG_140800-1808140800-dsw--0-ia5 14-Aug-2018 08:30 2344
ber01-VHDL13_DWMG_140900-1808140900-dsw--0-ia5 14-Aug-2018 09:30 2344
ber01-VHDL13_DWMG_141000-1808141000-dsw--0-ia5 14-Aug-2018 10:30 2344
ber01-VHDL13_DWMG_141100-1808141100-dsw--0-ia5 14-Aug-2018 11:30 2344
ber01-VHDL13_DWMG_141200-1808141200-dsw--0-ia5 14-Aug-2018 12:30 2403
ber01-VHDL13_DWMG_141300-1808141300-dsw--0-ia5 14-Aug-2018 12:30 2403
ber01-VHDL13_DWMG_141400-1808141400-dsw--0-ia5 14-Aug-2018 14:30 2267
ber01-VHDL13_DWMG_141500-1808141500-dsw--0-ia5 14-Aug-2018 15:30 2265
ber01-VHDL13_DWMG_141600-1808141600-dsw--0-ia5 14-Aug-2018 16:30 2265
ber01-VHDL13_DWMG_141700-1808141700-dsw--0-ia5 14-Aug-2018 17:30 1889
ber01-VHDL13_DWMG_141800-1808141800-dsw--0-ia5 14-Aug-2018 18:30 1889
ber01-VHDL13_DWMG_141900-1808141900-dsw--0-ia5 14-Aug-2018 19:30 1947
ber01-VHDL13_DWMG_142000-1808142000-dsw--0-ia5 14-Aug-2018 20:30 1947
ber01-VHDL13_DWMG_142100-1808142100-dsw--0-ia5 14-Aug-2018 21:30 1947
ber01-VHDL13_DWMG_142200-1808142200-dsw--0-ia5 14-Aug-2018 22:30 2212
ber01-VHDL13_DWMG_142300-1808142300-dsw--0-ia5 14-Aug-2018 23:30 2212
ber01-VHDL13_DWMG_150000-1808150000-dsw--0-ia5 15-Aug-2018 00:30 2212
ber01-VHDL13_DWMG_150100-1808150100-dsw--0-ia5 15-Aug-2018 01:30 2212
ber01-VHDL13_DWMG_150200-1808150200-dsw--0-ia5 15-Aug-2018 02:30 2211
ber01-VHDL13_DWMG_150300-1808150300-dsw--0-ia5 15-Aug-2018 03:30 2211
ber01-VHDL13_DWMG_150400-1808150400-dsw--0-ia5 15-Aug-2018 04:30 2226
ber01-VHDL13_DWMG_150500-1808150500-dsw--0-ia5 15-Aug-2018 05:30 2225
ber01-VHDL13_DWMG_150600-1808150600-dsw--0-ia5 15-Aug-2018 06:30 2208
ber01-VHDL13_DWMG_150700-1808150700-dsw--0-ia5 15-Aug-2018 07:30 2208
ber01-VHDL13_DWMG_150800-1808150800-dsw--0-ia5 15-Aug-2018 08:30 2192
ber01-VHDL13_DWMG_150900-1808150900-dsw--0-ia5 15-Aug-2018 09:30 2192
ber01-VHDL13_DWMG_151000-1808151000-dsw--0-ia5 15-Aug-2018 10:30 2176
ber01-VHDL13_DWMG_151100-1808151100-dsw--0-ia5 15-Aug-2018 11:30 2176
ber01-VHDL13_DWMG_151200-1808151200-dsw--0-ia5 15-Aug-2018 12:30 2176
ber01-VHDL13_DWMG_151300-1808151300-dsw--0-ia5 15-Aug-2018 12:30 2176
ber01-VHDL13_DWMO_131400-1808131400-dsw--0-ia5 13-Aug-2018 14:30 2645
ber01-VHDL13_DWMO_131500-1808131500-dsw--0-ia5 13-Aug-2018 15:30 2645
ber01-VHDL13_DWMO_131600-1808131600-dsw--0-ia5 13-Aug-2018 16:30 2474
ber01-VHDL13_DWMO_131700-1808131700-dsw--0-ia5 13-Aug-2018 17:30 2064
ber01-VHDL13_DWMO_131800-1808131800-dsw--0-ia5 13-Aug-2018 18:30 2060
ber01-VHDL13_DWMO_131900-1808131900-dsw--0-ia5 13-Aug-2018 19:30 2060
ber01-VHDL13_DWMO_132000-1808132000-dsw--0-ia5 13-Aug-2018 20:30 2060
ber01-VHDL13_DWMO_132100-1808132100-dsw--0-ia5 13-Aug-2018 21:30 2060
ber01-VHDL13_DWMO_132200-1808132200-dsw--0-ia5 13-Aug-2018 22:30 2265
ber01-VHDL13_DWMO_132300-1808132300-dsw--0-ia5 13-Aug-2018 23:30 2265
ber01-VHDL13_DWMO_140000-1808140000-dsw--0-ia5 14-Aug-2018 00:30 2265
ber01-VHDL13_DWMO_140100-1808140100-dsw--0-ia5 14-Aug-2018 01:30 2265
ber01-VHDL13_DWMO_140200-1808140200-dsw--0-ia5 14-Aug-2018 02:30 2265
ber01-VHDL13_DWMO_140300-1808140300-dsw--0-ia5 14-Aug-2018 03:30 1959
ber01-VHDL13_DWMO_140400-1808140400-dsw--0-ia5 14-Aug-2018 04:30 1934
ber01-VHDL13_DWMO_140500-1808140500-dsw--0-ia5 14-Aug-2018 05:30 1934
ber01-VHDL13_DWMO_140600-1808140600-dsw--0-ia5 14-Aug-2018 06:30 1934
ber01-VHDL13_DWMO_140700-1808140700-dsw--0-ia5 14-Aug-2018 07:30 1966
ber01-VHDL13_DWMO_140800-1808140800-dsw--0-ia5 14-Aug-2018 08:30 1994
ber01-VHDL13_DWMO_140900-1808140900-dsw--0-ia5 14-Aug-2018 09:30 1966
ber01-VHDL13_DWMO_141000-1808141000-dsw--0-ia5 14-Aug-2018 10:30 1966
ber01-VHDL13_DWMO_141100-1808141100-dsw--0-ia5 14-Aug-2018 11:30 1966
ber01-VHDL13_DWMO_141200-1808141200-dsw--0-ia5 14-Aug-2018 12:30 2042
ber01-VHDL13_DWMO_141300-1808141300-dsw--0-ia5 14-Aug-2018 12:30 2042
ber01-VHDL13_DWMO_141400-1808141400-dsw--0-ia5 14-Aug-2018 14:30 2145
ber01-VHDL13_DWMO_141500-1808141500-dsw--0-ia5 14-Aug-2018 15:30 2145
ber01-VHDL13_DWMO_141600-1808141600-dsw--0-ia5 14-Aug-2018 16:30 2145
ber01-VHDL13_DWMO_141700-1808141700-dsw--0-ia5 14-Aug-2018 17:30 1977
ber01-VHDL13_DWMO_141800-1808141800-dsw--0-ia5 14-Aug-2018 18:30 1977
ber01-VHDL13_DWMO_141900-1808141900-dsw--0-ia5 14-Aug-2018 19:30 1977
ber01-VHDL13_DWMO_142000-1808142000-dsw--0-ia5 14-Aug-2018 20:30 2055
ber01-VHDL13_DWMO_142100-1808142100-dsw--0-ia5 14-Aug-2018 21:30 2055
ber01-VHDL13_DWMO_142200-1808142200-dsw--0-ia5 14-Aug-2018 22:30 2329
ber01-VHDL13_DWMO_142300-1808142300-dsw--0-ia5 14-Aug-2018 23:30 2329
ber01-VHDL13_DWMO_150000-1808150000-dsw--0-ia5 15-Aug-2018 00:30 2329
ber01-VHDL13_DWMO_150100-1808150100-dsw--0-ia5 15-Aug-2018 01:30 2329
ber01-VHDL13_DWMO_150200-1808150200-dsw--0-ia5 15-Aug-2018 02:30 2329
ber01-VHDL13_DWMO_150300-1808150300-dsw--0-ia5 15-Aug-2018 03:30 2272
ber01-VHDL13_DWMO_150400-1808150400-dsw--0-ia5 15-Aug-2018 04:30 2272
ber01-VHDL13_DWMO_150500-1808150500-dsw--0-ia5 15-Aug-2018 05:30 2272
ber01-VHDL13_DWMO_150600-1808150600-dsw--0-ia5 15-Aug-2018 06:30 2273
ber01-VHDL13_DWMO_150700-1808150700-dsw--0-ia5 15-Aug-2018 07:30 2273
ber01-VHDL13_DWMO_150800-1808150800-dsw--0-ia5 15-Aug-2018 08:30 2287
ber01-VHDL13_DWMO_150900-1808150900-dsw--0-ia5 15-Aug-2018 09:30 2259
ber01-VHDL13_DWMO_151000-1808151000-dsw--0-ia5 15-Aug-2018 10:30 2245
ber01-VHDL13_DWMO_151100-1808151100-dsw--0-ia5 15-Aug-2018 11:30 2245
ber01-VHDL13_DWMO_151200-1808151200-dsw--0-ia5 15-Aug-2018 12:30 2245
ber01-VHDL13_DWMO_151300-1808151300-dsw--0-ia5 15-Aug-2018 12:30 2245
ber01-VHDL13_DWMP_131400-1808131400-dsw--0-ia5 13-Aug-2018 14:30 2963
ber01-VHDL13_DWMP_131500-1808131500-dsw--0-ia5 13-Aug-2018 15:30 2963
ber01-VHDL13_DWMP_131600-1808131600-dsw--0-ia5 13-Aug-2018 16:30 2817
ber01-VHDL13_DWMP_131700-1808131700-dsw--0-ia5 13-Aug-2018 17:30 2723
ber01-VHDL13_DWMP_131800-1808131800-dsw--0-ia5 13-Aug-2018 18:30 2534
ber01-VHDL13_DWMP_131900-1808131900-dsw--0-ia5 13-Aug-2018 19:30 2534
ber01-VHDL13_DWMP_132000-1808132000-dsw--0-ia5 13-Aug-2018 20:30 2534
ber01-VHDL13_DWMP_132100-1808132100-dsw--0-ia5 13-Aug-2018 21:30 2534
ber01-VHDL13_DWMP_132200-1808132200-dsw--0-ia5 13-Aug-2018 22:30 2714
ber01-VHDL13_DWMP_132300-1808132300-dsw--0-ia5 13-Aug-2018 23:30 2383
ber01-VHDL13_DWMP_140000-1808140000-dsw--0-ia5 14-Aug-2018 00:30 2383
ber01-VHDL13_DWMP_140100-1808140100-dsw--0-ia5 14-Aug-2018 01:30 2383
ber01-VHDL13_DWMP_140200-1808140200-dsw--0-ia5 14-Aug-2018 02:30 2172
ber01-VHDL13_DWMP_140300-1808140300-dsw--0-ia5 14-Aug-2018 03:30 2194
ber01-VHDL13_DWMP_140400-1808140400-dsw--0-ia5 14-Aug-2018 04:30 2166
ber01-VHDL13_DWMP_140500-1808140500-dsw--0-ia5 14-Aug-2018 05:30 2166
ber01-VHDL13_DWMP_140600-1808140600-dsw--0-ia5 14-Aug-2018 06:30 2166
ber01-VHDL13_DWMP_140700-1808140700-dsw--0-ia5 14-Aug-2018 07:30 2224
ber01-VHDL13_DWMP_140800-1808140800-dsw--0-ia5 14-Aug-2018 08:30 2225
ber01-VHDL13_DWMP_140900-1808140900-dsw--0-ia5 14-Aug-2018 09:30 2225
ber01-VHDL13_DWMP_141000-1808141000-dsw--0-ia5 14-Aug-2018 10:30 2225
ber01-VHDL13_DWMP_141100-1808141100-dsw--0-ia5 14-Aug-2018 11:30 2225
ber01-VHDL13_DWMP_141200-1808141200-dsw--0-ia5 14-Aug-2018 12:30 2212
ber01-VHDL13_DWMP_141300-1808141300-dsw--0-ia5 14-Aug-2018 12:30 2212
ber01-VHDL13_DWMP_141400-1808141400-dsw--0-ia5 14-Aug-2018 14:30 2287
ber01-VHDL13_DWMP_141500-1808141500-dsw--0-ia5 14-Aug-2018 15:30 2287
ber01-VHDL13_DWMP_141600-1808141600-dsw--0-ia5 14-Aug-2018 16:30 2287
ber01-VHDL13_DWMP_141700-1808141700-dsw--0-ia5 14-Aug-2018 17:30 1916
ber01-VHDL13_DWMP_141800-1808141800-dsw--0-ia5 14-Aug-2018 18:30 1916
ber01-VHDL13_DWMP_141900-1808141900-dsw--0-ia5 14-Aug-2018 19:30 2035
ber01-VHDL13_DWMP_142000-1808142000-dsw--0-ia5 14-Aug-2018 20:30 2035
ber01-VHDL13_DWMP_142100-1808142100-dsw--0-ia5 14-Aug-2018 21:30 2035
ber01-VHDL13_DWMP_142200-1808142200-dsw--0-ia5 14-Aug-2018 22:30 2356
ber01-VHDL13_DWMP_142300-1808142300-dsw--0-ia5 14-Aug-2018 23:30 2356
ber01-VHDL13_DWMP_150000-1808150000-dsw--0-ia5 15-Aug-2018 00:30 2356
ber01-VHDL13_DWMP_150100-1808150100-dsw--0-ia5 15-Aug-2018 01:30 2356
ber01-VHDL13_DWMP_150200-1808150200-dsw--0-ia5 15-Aug-2018 02:30 2356
ber01-VHDL13_DWMP_150300-1808150300-dsw--0-ia5 15-Aug-2018 03:30 2319
ber01-VHDL13_DWMP_150400-1808150400-dsw--0-ia5 15-Aug-2018 04:30 2319
ber01-VHDL13_DWMP_150500-1808150500-dsw--0-ia5 15-Aug-2018 05:30 2319
ber01-VHDL13_DWMP_150600-1808150600-dsw--0-ia5 15-Aug-2018 06:30 2097
ber01-VHDL13_DWMP_150700-1808150700-dsw--0-ia5 15-Aug-2018 07:30 2097
ber01-VHDL13_DWMP_150800-1808150800-dsw--0-ia5 15-Aug-2018 08:30 2080
ber01-VHDL13_DWMP_150900-1808150900-dsw--0-ia5 15-Aug-2018 09:30 2080
ber01-VHDL13_DWMP_151000-1808151000-dsw--0-ia5 15-Aug-2018 10:30 2067
ber01-VHDL13_DWMP_151100-1808151100-dsw--0-ia5 15-Aug-2018 11:30 2067
ber01-VHDL13_DWMP_151200-1808151200-dsw--0-ia5 15-Aug-2018 12:30 2067
ber01-VHDL13_DWMP_151300-1808151300-dsw--0-ia5 15-Aug-2018 12:30 2067
ber01-VHDL13_DWOG_131700-1808131700-dsw--0-ia5 13-Aug-2018 17:30 3313
ber01-VHDL13_DWOG_140100-1808140100-dsw--0-ia5 14-Aug-2018 01:45 3297
ber01-VHDL13_DWOG_140300-1808140300-dsw--0-ia5 14-Aug-2018 03:00 3297
ber01-VHDL13_DWOG_140800-1808140800-dsw--0-ia5 14-Aug-2018 08:15 3192
ber01-VHDL13_DWOG_141300-1808141300-dsw--0-ia5 14-Aug-2018 12:00 3192
ber01-VHDL13_DWOG_141700-1808141700-dsw--0-ia5 14-Aug-2018 17:30 2750
ber01-VHDL13_DWOG_150100-1808150100-dsw--0-ia5 15-Aug-2018 01:45 2876
ber01-VHDL13_DWOG_150300-1808150300-dsw--0-ia5 15-Aug-2018 03:00 2876
ber01-VHDL13_DWOG_150800-1808150800-dsw--0-ia5 15-Aug-2018 08:15 3009
ber01-VHDL13_DWOG_151300-1808151300-dsw--0-ia5 15-Aug-2018 12:00 2906
ber01-VHDL13_DWOH_131500-1808131500-dsw--0-ia5 13-Aug-2018 15:28 2516
ber01-VHDL13_DWOH_131800-1808131800-dsw--0-ia5 13-Aug-2018 18:28 2413
ber01-VHDL13_DWOH_140200-1808140200-dsw--0-ia5 14-Aug-2018 02:28 2045
ber01-VHDL13_DWOH_140400-1808140400-dsw--0-ia5 14-Aug-2018 04:58 2220
ber01-VHDL13_DWOH_140800-1808140800-dsw--0-ia5 14-Aug-2018 08:28 2139
ber01-VHDL13_DWOH_141300-1808141300-dsw--0-ia5 14-Aug-2018 12:28 2181
ber01-VHDL13_DWOH_141500-1808141500-dsw--0-ia5 14-Aug-2018 15:28 2216
ber01-VHDL13_DWOH_141800-1808141800-dsw--0-ia5 14-Aug-2018 18:28 2008
ber01-VHDL13_DWOH_150200-1808150200-dsw--0-ia5 15-Aug-2018 02:28 2087
ber01-VHDL13_DWOH_150400-1808150400-dsw--0-ia5 15-Aug-2018 04:58 1980
ber01-VHDL13_DWOH_150800-1808150800-dsw--0-ia5 15-Aug-2018 08:28 1968
ber01-VHDL13_DWOH_151300-1808151300-dsw--0-ia5 15-Aug-2018 12:28 2024
ber01-VHDL13_DWOI_131500-1808131500-dsw--0-ia5 13-Aug-2018 15:28 2868
ber01-VHDL13_DWOI_131800-1808131800-dsw--0-ia5 13-Aug-2018 18:28 2191
ber01-VHDL13_DWOI_140200-1808140200-dsw--0-ia5 14-Aug-2018 02:28 2330
ber01-VHDL13_DWOI_140400-1808140400-dsw--0-ia5 14-Aug-2018 04:58 2606
ber01-VHDL13_DWOI_140400_COR-1808140400-dsw--0-ia5 14-Aug-2018 05:16 2636
ber01-VHDL13_DWOI_140800-1808140800-dsw--0-ia5 14-Aug-2018 08:28 2489
ber01-VHDL13_DWOI_141300-1808141300-dsw--0-ia5 14-Aug-2018 12:28 2491
ber01-VHDL13_DWOI_141500-1808141500-dsw--0-ia5 14-Aug-2018 15:28 2395
ber01-VHDL13_DWOI_141800-1808141800-dsw--0-ia5 14-Aug-2018 18:28 2185
ber01-VHDL13_DWOI_150200-1808150200-dsw--0-ia5 15-Aug-2018 02:28 2298
ber01-VHDL13_DWOI_150400-1808150400-dsw--0-ia5 15-Aug-2018 04:58 2239
ber01-VHDL13_DWOI_150800-1808150800-dsw--0-ia5 15-Aug-2018 08:28 2164
ber01-VHDL13_DWOI_151300-1808151300-dsw--0-ia5 15-Aug-2018 12:28 2276
ber01-VHDL13_DWON_131326-1808131326-dsw--0-ia5 13-Aug-2018 13:26 3519
ber01-VHDL13_DWON_131451-1808131451-dsw--0-ia5 13-Aug-2018 14:52 3313
ber01-VHDL13_DWON_131456-1808131456-dsw--0-ia5 13-Aug-2018 14:56 3315
ber01-VHDL13_DWON_131513-1808131513-dsw--0-ia5 13-Aug-2018 15:13 3315
ber01-VHDL13_DWON_131535-1808131535-dsw--0-ia5 13-Aug-2018 15:35 3315
ber01-VHDL13_DWON_131717-1808131717-dsw--0-ia5 13-Aug-2018 17:17 2917
ber01-VHDL13_DWON_132002-1808132002-dsw--0-ia5 13-Aug-2018 20:02 2973
ber01-VHDL13_DWON_132131-1808132131-dsw--0-ia5 13-Aug-2018 21:31 2973
ber01-VHDL13_DWON_140003-1808140003-dsw--0-ia5 14-Aug-2018 00:03 3252
ber01-VHDL13_DWON_140130-1808140130-dsw--0-ia5 14-Aug-2018 01:30 3252
ber01-VHDL13_DWON_140528-1808140528-dsw--0-ia5 14-Aug-2018 05:28 3294
ber01-VHDL13_DWON_140714-1808140714-dsw--0-ia5 14-Aug-2018 07:15 3296
ber01-VHDL13_DWON_141418-1808141418-dsw--0-ia5 14-Aug-2018 14:18 3046
ber01-VHDL13_DWON_141434-1808141434-dsw--0-ia5 14-Aug-2018 14:34 2880
ber01-VHDL13_DWON_141659-1808141659-dsw--0-ia5 14-Aug-2018 16:59 2591
ber01-VHDL13_DWON_141936-1808141936-dsw--0-ia5 14-Aug-2018 19:36 2583
ber01-VHDL13_DWON_150129-1808150129-dsw--0-ia5 15-Aug-2018 01:29 2977
ber01-VHDL13_DWON_150258-1808150258-dsw--0-ia5 15-Aug-2018 02:58 2977
ber01-VHDL13_DWON_150518-1808150518-dsw--0-ia5 15-Aug-2018 05:18 2981
ber01-VHDL13_DWON_150546-1808150546-dsw--0-ia5 15-Aug-2018 05:46 3242
ber01-VHDL13_DWON_150726-1808150726-dsw--0-ia5 15-Aug-2018 07:26 3252
ber01-VHDL13_DWON_151153-1808151153-dsw--0-ia5 15-Aug-2018 11:53 3123
ber01-VHDL13_DWPG_131330-1808131330-dsw--0-ia5 13-Aug-2018 13:30 2631
ber01-VHDL13_DWPG_131450-1808131450-dsw--0-ia5 13-Aug-2018 14:30 2653
ber01-VHDL13_DWPG_131500-1808131500-dsw--0-ia5 13-Aug-2018 15:30 2520
ber01-VHDL13_DWPG_131630-1808131630-dsw--0-ia5 13-Aug-2018 16:30 2520
ber01-VHDL13_DWPG_131750-1808131750-dsw--0-ia5 13-Aug-2018 17:30 2520
ber01-VHDL13_DWPG_131800-1808131800-dsw--0-ia5 13-Aug-2018 18:30 2075
ber01-VHDL13_DWPG_131930-1808131930-dsw--0-ia5 13-Aug-2018 19:30 2075
ber01-VHDL13_DWPG_140200-1808140200-dsw--0-ia5 14-Aug-2018 02:30 1914
ber01-VHDL13_DWPG_140400-1808140400-dsw--0-ia5 14-Aug-2018 04:30 1861
ber01-VHDL13_DWPG_140530-1808140530-dsw--0-ia5 14-Aug-2018 05:30 1860
ber01-VHDL13_DWPG_140630-1808140630-dsw--0-ia5 14-Aug-2018 06:30 1860
ber01-VHDL13_DWPG_140750-1808140750-dsw--0-ia5 14-Aug-2018 07:30 1860
ber01-VHDL13_DWPG_140800-1808140800-dsw--0-ia5 14-Aug-2018 08:30 1857
ber01-VHDL13_DWPG_140930-1808140930-dsw--0-ia5 14-Aug-2018 09:30 1857
ber01-VHDL13_DWPG_141030-1808141030-dsw--0-ia5 14-Aug-2018 10:30 1798
ber01-VHDL13_DWPG_141130-1808141130-dsw--0-ia5 14-Aug-2018 11:30 1798
ber01-VHDL13_DWPG_141300-1808141300-dsw--0-ia5 14-Aug-2018 12:30 1811
ber01-VHDL13_DWPG_141330-1808141330-dsw--0-ia5 14-Aug-2018 13:30 1783
ber01-VHDL13_DWPG_141450-1808141450-dsw--0-ia5 14-Aug-2018 14:30 1775
ber01-VHDL13_DWPG_141500-1808141500-dsw--0-ia5 14-Aug-2018 15:30 1665
ber01-VHDL13_DWPG_141630-1808141630-dsw--0-ia5 14-Aug-2018 16:30 1665
ber01-VHDL13_DWPG_141750-1808141750-dsw--0-ia5 14-Aug-2018 17:30 1665
ber01-VHDL13_DWPG_141800-1808141800-dsw--0-ia5 14-Aug-2018 18:30 1569
ber01-VHDL13_DWPG_141930-1808141930-dsw--0-ia5 14-Aug-2018 19:30 1569
ber01-VHDL13_DWPG_150200-1808150200-dsw--0-ia5 15-Aug-2018 02:30 1779
ber01-VHDL13_DWPG_150400-1808150400-dsw--0-ia5 15-Aug-2018 04:30 1847
ber01-VHDL13_DWPG_150530-1808150530-dsw--0-ia5 15-Aug-2018 05:30 1846
ber01-VHDL13_DWPG_150630-1808150630-dsw--0-ia5 15-Aug-2018 06:30 1846
ber01-VHDL13_DWPG_150750-1808150750-dsw--0-ia5 15-Aug-2018 07:30 1846
ber01-VHDL13_DWPG_150800-1808150800-dsw--0-ia5 15-Aug-2018 08:30 1772
ber01-VHDL13_DWPG_150930-1808150930-dsw--0-ia5 15-Aug-2018 09:30 1772
ber01-VHDL13_DWPG_151030-1808151030-dsw--0-ia5 15-Aug-2018 10:30 1808
ber01-VHDL13_DWPG_151130-1808151130-dsw--0-ia5 15-Aug-2018 11:30 1808
ber01-VHDL13_DWPG_151300-1808151300-dsw--0-ia5 15-Aug-2018 12:30 1837
ber01-VHDL13_DWPH_131330-1808131330-dsw--0-ia5 13-Aug-2018 13:30 3056
ber01-VHDL13_DWPH_131450-1808131450-dsw--0-ia5 13-Aug-2018 14:30 2990
ber01-VHDL13_DWPH_131500-1808131500-dsw--0-ia5 13-Aug-2018 15:30 2899
ber01-VHDL13_DWPH_131630-1808131630-dsw--0-ia5 13-Aug-2018 16:30 2899
ber01-VHDL13_DWPH_131750-1808131750-dsw--0-ia5 13-Aug-2018 17:30 2899
ber01-VHDL13_DWPH_131800-1808131800-dsw--0-ia5 13-Aug-2018 18:30 2655
ber01-VHDL13_DWPH_131930-1808131930-dsw--0-ia5 13-Aug-2018 19:30 2655
ber01-VHDL13_DWPH_140200-1808140200-dsw--0-ia5 14-Aug-2018 02:30 2571
ber01-VHDL13_DWPH_140400-1808140400-dsw--0-ia5 14-Aug-2018 04:30 2601
ber01-VHDL13_DWPH_140530-1808140530-dsw--0-ia5 14-Aug-2018 05:30 2601
ber01-VHDL13_DWPH_140630-1808140630-dsw--0-ia5 14-Aug-2018 06:30 2601
ber01-VHDL13_DWPH_140750-1808140750-dsw--0-ia5 14-Aug-2018 07:30 2601
ber01-VHDL13_DWPH_140800-1808140800-dsw--0-ia5 14-Aug-2018 08:30 2581
ber01-VHDL13_DWPH_140930-1808140930-dsw--0-ia5 14-Aug-2018 09:30 2581
ber01-VHDL13_DWPH_141030-1808141030-dsw--0-ia5 14-Aug-2018 10:30 2589
ber01-VHDL13_DWPH_141130-1808141130-dsw--0-ia5 14-Aug-2018 11:30 2589
ber01-VHDL13_DWPH_141300-1808141300-dsw--0-ia5 14-Aug-2018 12:30 2609
ber01-VHDL13_DWPH_141330-1808141330-dsw--0-ia5 14-Aug-2018 13:30 2609
ber01-VHDL13_DWPH_141450-1808141450-dsw--0-ia5 14-Aug-2018 14:30 2609
ber01-VHDL13_DWPH_141500-1808141500-dsw--0-ia5 14-Aug-2018 15:30 2379
ber01-VHDL13_DWPH_141630-1808141630-dsw--0-ia5 14-Aug-2018 16:30 2379
ber01-VHDL13_DWPH_141750-1808141750-dsw--0-ia5 14-Aug-2018 17:30 2379
ber01-VHDL13_DWPH_141800-1808141800-dsw--0-ia5 14-Aug-2018 18:30 1821
ber01-VHDL13_DWPH_141930-1808141930-dsw--0-ia5 14-Aug-2018 19:30 1821
ber01-VHDL13_DWPH_150200-1808150200-dsw--0-ia5 15-Aug-2018 02:30 2032
ber01-VHDL13_DWPH_150400-1808150400-dsw--0-ia5 15-Aug-2018 04:30 2216
ber01-VHDL13_DWPH_150530-1808150530-dsw--0-ia5 15-Aug-2018 05:30 2216
ber01-VHDL13_DWPH_150630-1808150630-dsw--0-ia5 15-Aug-2018 06:30 2216
ber01-VHDL13_DWPH_150750-1808150750-dsw--0-ia5 15-Aug-2018 07:30 2216
ber01-VHDL13_DWPH_150800-1808150800-dsw--0-ia5 15-Aug-2018 08:30 2144
ber01-VHDL13_DWPH_150930-1808150930-dsw--0-ia5 15-Aug-2018 09:30 2144
ber01-VHDL13_DWPH_151030-1808151030-dsw--0-ia5 15-Aug-2018 10:30 2158
ber01-VHDL13_DWPH_151130-1808151130-dsw--0-ia5 15-Aug-2018 11:30 2158
ber01-VHDL13_DWPH_151300-1808151300-dsw--0-ia5 15-Aug-2018 12:30 2202
ber01-VHDL13_DWSG_131800-1808131800-dsw--0-ia5 13-Aug-2018 18:30 2279
ber01-VHDL13_DWSG_140200-1808140200-dsw--0-ia5 14-Aug-2018 02:30 2154
ber01-VHDL13_DWSG_140400-1808140400-dsw--0-ia5 14-Aug-2018 04:30 2143
ber01-VHDL13_DWSG_140800-1808140800-dsw--0-ia5 14-Aug-2018 08:30 2144
ber01-VHDL13_DWSG_141300-1808141300-dsw--0-ia5 14-Aug-2018 12:30 2126
ber01-VHDL13_DWSG_141800-1808141800-dsw--0-ia5 14-Aug-2018 18:30 1763
ber01-VHDL13_DWSG_150200-1808150200-dsw--0-ia5 15-Aug-2018 02:30 1995
ber01-VHDL13_DWSG_150400-1808150400-dsw--0-ia5 15-Aug-2018 04:30 1967
ber01-VHDL13_DWSG_150800-1808150800-dsw--0-ia5 15-Aug-2018 08:30 1922
ber01-VHDL13_DWSG_151300-1808151300-dsw--0-ia5 15-Aug-2018 12:30 2033
ber01-VHDL13_DWSN_131300-1808131300-dsw--0-ia5 13-Aug-2018 13:30 1717
ber01-VHDL13_DWSN_131800-1808131800-dsw--0-ia5 13-Aug-2018 18:30 1754
ber01-VHDL13_DWSN_140200-1808140200-dsw--0-ia5 14-Aug-2018 02:30 1968
ber01-VHDL13_DWSN_140400-1808140400-dsw--0-ia5 14-Aug-2018 04:30 1897
ber01-VHDL13_DWSN_140800-1808140800-dsw--0-ia5 14-Aug-2018 08:30 1896
ber01-VHDL13_DWSN_141300-1808141300-dsw--0-ia5 14-Aug-2018 13:30 1888
ber01-VHDL13_DWSN_141800-1808141800-dsw--0-ia5 14-Aug-2018 18:30 1726
ber01-VHDL13_DWSN_150200-1808150200-dsw--0-ia5 15-Aug-2018 02:30 1830
ber01-VHDL13_DWSN_150400-1808150400-dsw--0-ia5 15-Aug-2018 04:30 1797
ber01-VHDL13_DWSN_150800-1808150800-dsw--0-ia5 15-Aug-2018 08:30 1784
ber01-VHDL13_DWSO_131300-1808131300-dsw--0-ia5 13-Aug-2018 13:30 2053
ber01-VHDL13_DWSO_131800-1808131800-dsw--0-ia5 13-Aug-2018 18:30 2098
ber01-VHDL13_DWSO_140200-1808140200-dsw--0-ia5 14-Aug-2018 02:30 2232
ber01-VHDL13_DWSO_140400-1808140400-dsw--0-ia5 14-Aug-2018 04:30 1984
ber01-VHDL13_DWSO_140800-1808140800-dsw--0-ia5 14-Aug-2018 08:30 1991
ber01-VHDL13_DWSO_141300-1808141300-dsw--0-ia5 14-Aug-2018 13:30 1973
ber01-VHDL13_DWSO_141800-1808141800-dsw--0-ia5 14-Aug-2018 18:30 1753
ber01-VHDL13_DWSO_150200-1808150200-dsw--0-ia5 15-Aug-2018 02:30 1633
ber01-VHDL13_DWSO_150400-1808150400-dsw--0-ia5 15-Aug-2018 04:30 1604
ber01-VHDL13_DWSO_150800-1808150800-dsw--0-ia5 15-Aug-2018 08:30 1885
ber01-VHDL13_DWSP_131300-1808131300-dsw--0-ia5 13-Aug-2018 13:30 2159
ber01-VHDL13_DWSP_131800-1808131800-dsw--0-ia5 13-Aug-2018 18:30 2165
ber01-VHDL13_DWSP_140200-1808140200-dsw--0-ia5 14-Aug-2018 02:30 2308
ber01-VHDL13_DWSP_140400-1808140400-dsw--0-ia5 14-Aug-2018 04:30 2088
ber01-VHDL13_DWSP_140800-1808140800-dsw--0-ia5 14-Aug-2018 08:30 2098
ber01-VHDL13_DWSP_141300-1808141300-dsw--0-ia5 14-Aug-2018 13:30 2082
ber01-VHDL13_DWSP_141800-1808141800-dsw--0-ia5 14-Aug-2018 18:30 1753
ber01-VHDL13_DWSP_150200-1808150200-dsw--0-ia5 15-Aug-2018 02:30 1910
ber01-VHDL13_DWSP_150400-1808150400-dsw--0-ia5 15-Aug-2018 04:30 1862
ber01-VHDL13_DWSP_150800-1808150800-dsw--0-ia5 15-Aug-2018 08:30 1763
ber01-VHDL17_DWOG_141200-1808141200-dsw--0-ia5 14-Aug-2018 11:41 3398
ber01-VHDL17_DWOG_151200-1808151200-dsw--0-ia5 15-Aug-2018 11:22 3437
ber01-VHDL20_DWHG_150800-1808150800-dsw--0-ia5 15-Aug-2018 08:45 3753
ber01-VHDL20_DWHH_150800-1808150800-dsw--0-ia5 15-Aug-2018 08:45 2970
gts01-VHDL12_DWON_131815-1808131745-afsv--77-ia5 13-Aug-2018 17:45 2479
gts01-VHDL12_DWON_140115-1808140145-afsv--03-ia5 14-Aug-2018 01:45 2685
gts01-VHDL12_DWON_140530-1808140530-afsv--27-ia5 14-Aug-2018 05:30 2730
gts01-VHDL12_DWON_140815-1808140815-afsv--02-ia5 14-Aug-2018 08:15 2732
gts01-VHDL12_DWON_141330-1808141230-afsv--50-ia5 14-Aug-2018 12:30 2732
gts01-VHDL12_DWON_141330-1808141435-afsv--33-ia5 14-Aug-2018 14:35 2407
gts01-VHDL12_DWON_141815-1808141745-afsv--96-ia5 14-Aug-2018 17:45 2124
gts01-VHDL12_DWON_150115-1808150145-afsv--28-ia5 15-Aug-2018 01:45 2355
gts01-VHDL12_DWON_150530-1808150530-afsv--51-ia5 15-Aug-2018 05:30 2355
gts01-VHDL12_DWON_150815-1808150815-afsv--26-ia5 15-Aug-2018 08:15 2634
gts01-VHDL12_DWON_151330-1808151230-afsv--00-ia5 15-Aug-2018 12:30 2497
pid-VHDL12_DWEH_140200-1808140200-dsw--0-ia5 14-Aug-2018 02:28 1636
pid-VHDL12_DWEH_150200-1808150200-dsw--0-ia5 15-Aug-2018 02:28 1931
pid-VHDL12_DWHG_140200-1808140200-dsw--0-ia5 14-Aug-2018 02:30 1768
pid-VHDL12_DWHG_140400-1808140400-dsw--0-ia5 14-Aug-2018 04:30 1786
pid-VHDL12_DWHG_150200-1808150200-dsw--0-ia5 15-Aug-2018 02:30 1790
pid-VHDL12_DWHG_150400-1808150400-dsw--0-ia5 15-Aug-2018 04:30 1808
pid-VHDL12_DWHH_140200-1808140200-dsw--0-ia5 14-Aug-2018 02:30 1683
pid-VHDL12_DWHH_140400-1808140400-dsw--0-ia5 14-Aug-2018 04:30 1688
pid-VHDL12_DWHH_150200-1808150200-dsw--0-ia5 15-Aug-2018 02:30 1773
pid-VHDL12_DWHH_150400-1808150400-dsw--0-ia5 15-Aug-2018 04:30 1807
pid-VHDL12_DWLG_131800-1808131800-dsw--0-ia5 13-Aug-2018 18:30 1447
pid-VHDL12_DWLG_140200-1808140200-dsw--0-ia5 14-Aug-2018 02:30 1546
pid-VHDL12_DWLG_140400-1808140400-dsw--0-ia5 14-Aug-2018 04:30 1491
pid-VHDL12_DWLG_140800-1808140800-dsw--0-ia5 14-Aug-2018 08:30 1452
pid-VHDL12_DWLG_141300-1808141300-dsw--0-ia5 14-Aug-2018 12:30 1456
pid-VHDL12_DWLG_141800-1808141800-dsw--0-ia5 14-Aug-2018 18:30 1287
pid-VHDL12_DWLG_150200-1808150200-dsw--0-ia5 15-Aug-2018 02:30 1728
pid-VHDL12_DWLG_150400-1808150400-dsw--0-ia5 15-Aug-2018 04:30 1623
pid-VHDL12_DWLG_150800-1808150800-dsw--0-ia5 15-Aug-2018 08:30 1631
pid-VHDL12_DWLG_151300-1808151300-dsw--0-ia5 15-Aug-2018 12:30 1694
pid-VHDL12_DWLH_131800-1808131800-dsw--0-ia5 13-Aug-2018 18:30 1412
pid-VHDL12_DWLH_140200-1808140200-dsw--0-ia5 14-Aug-2018 02:30 1572
pid-VHDL12_DWLH_140400-1808140400-dsw--0-ia5 14-Aug-2018 04:30 1564
pid-VHDL12_DWLH_140800-1808140800-dsw--0-ia5 14-Aug-2018 08:30 1523
pid-VHDL12_DWLH_141300-1808141300-dsw--0-ia5 14-Aug-2018 12:30 1898
pid-VHDL12_DWLH_141800-1808141800-dsw--0-ia5 14-Aug-2018 18:30 1360
pid-VHDL12_DWLH_150200-1808150200-dsw--0-ia5 15-Aug-2018 02:30 1709
pid-VHDL12_DWLH_150400-1808150400-dsw--0-ia5 15-Aug-2018 04:30 1628
pid-VHDL12_DWLH_150800-1808150800-dsw--0-ia5 15-Aug-2018 08:30 1625
pid-VHDL12_DWLH_151300-1808151300-dsw--0-ia5 15-Aug-2018 12:30 1628
pid-VHDL12_DWLI_131800-1808131800-dsw--0-ia5 13-Aug-2018 18:30 1452
pid-VHDL12_DWLI_140200-1808140200-dsw--0-ia5 14-Aug-2018 02:30 1638
pid-VHDL12_DWLI_140400-1808140400-dsw--0-ia5 14-Aug-2018 04:30 1558
pid-VHDL12_DWLI_140800-1808140800-dsw--0-ia5 14-Aug-2018 08:30 1520
pid-VHDL12_DWLI_141300-1808141300-dsw--0-ia5 14-Aug-2018 12:30 1531
pid-VHDL12_DWLI_141800-1808141800-dsw--0-ia5 14-Aug-2018 18:30 1351
pid-VHDL12_DWLI_150200-1808150200-dsw--0-ia5 15-Aug-2018 02:30 1715
pid-VHDL12_DWLI_150400-1808150400-dsw--0-ia5 15-Aug-2018 04:30 1647
pid-VHDL12_DWLI_150800-1808150800-dsw--0-ia5 15-Aug-2018 08:30 1655
pid-VHDL12_DWLI_151300-1808151300-dsw--0-ia5 15-Aug-2018 12:30 1679
pid-VHDL12_DWMG_131800-1808131800-dsw--0-ia5 13-Aug-2018 18:30 2071
pid-VHDL12_DWMG_140200-1808140200-dsw--0-ia5 14-Aug-2018 02:30 1723
pid-VHDL12_DWMG_140400-1808140400-dsw--0-ia5 14-Aug-2018 04:30 1717
pid-VHDL12_DWMG_140800-1808140800-dsw--0-ia5 14-Aug-2018 08:30 1997
pid-VHDL12_DWMG_141300-1808141300-dsw--0-ia5 14-Aug-2018 12:30 2056
pid-VHDL12_DWMG_141800-1808141800-dsw--0-ia5 14-Aug-2018 18:30 1497
pid-VHDL12_DWMG_150200-1808150200-dsw--0-ia5 15-Aug-2018 02:30 1849
pid-VHDL12_DWMG_150400-1808150400-dsw--0-ia5 15-Aug-2018 04:30 1864
pid-VHDL12_DWMG_150800-1808150800-dsw--0-ia5 15-Aug-2018 08:30 1802
pid-VHDL12_DWMG_151300-1808151300-dsw--0-ia5 15-Aug-2018 12:30 1786
pid-VHDL12_DWOG_140100-1808140100-dsw--0-ia5 14-Aug-2018 01:45 2641
pid-VHDL12_DWOG_140300-1808140300-dsw--0-ia5 14-Aug-2018 03:00 2641
pid-VHDL12_DWOG_150100-1808150100-dsw--0-ia5 15-Aug-2018 01:45 2173
pid-VHDL12_DWOG_150300-1808150300-dsw--0-ia5 15-Aug-2018 03:00 2173
pid-VHDL12_DWOH_140200-1808140200-dsw--0-ia5 14-Aug-2018 02:28 1588
pid-VHDL12_DWOH_150200-1808150200-dsw--0-ia5 15-Aug-2018 02:28 1842
pid-VHDL12_DWOI_140200-1808140200-dsw--0-ia5 14-Aug-2018 02:28 1800
pid-VHDL12_DWOI_150200-1808150200-dsw--0-ia5 15-Aug-2018 02:28 2054
pid-VHDL12_DWPG_140200-1808140200-dsw--0-ia5 14-Aug-2018 02:30 1620
pid-VHDL12_DWPG_140400-1808140400-dsw--0-ia5 14-Aug-2018 04:30 1619
pid-VHDL12_DWPG_150200-1808150200-dsw--0-ia5 15-Aug-2018 02:30 1549
pid-VHDL12_DWPG_150400-1808150400-dsw--0-ia5 15-Aug-2018 04:30 1570
pid-VHDL12_DWPH_140200-1808140200-dsw--0-ia5 14-Aug-2018 02:30 2250
pid-VHDL12_DWPH_140400-1808140400-dsw--0-ia5 14-Aug-2018 04:30 2265
pid-VHDL12_DWPH_150200-1808150200-dsw--0-ia5 15-Aug-2018 02:30 1715
pid-VHDL12_DWPH_150400-1808150400-dsw--0-ia5 15-Aug-2018 04:30 1823
pid-VHDL12_DWSG_140200-1808140200-dsw--0-ia5 14-Aug-2018 02:30 1755
pid-VHDL12_DWSG_150200-1808150200-dsw--0-ia5 15-Aug-2018 02:30 1650