Index of /weather/text_forecasts/txt/


../
FPDL13_DWMZ_210600                                 21-Jan-2018 11:03                3237
FPDL13_DWMZ_220600                                 22-Jan-2018 08:40                4037
SXDL31_DWAV_210800                                 21-Jan-2018 08:13               14633
SXDL31_DWAV_211800                                 21-Jan-2018 18:29                7488
SXDL31_DWAV_220800                                 22-Jan-2018 08:57               13539
SXDL31_DWAV_221800                                 22-Jan-2018 16:45               13718
SXDL33_DWAV_210000                                 21-Jan-2018 09:30                5445
ber01-VHDL13_DWEH_210800-1801210800-dsw--0-ia5     21-Jan-2018 09:28                5262
ber01-VHDL13_DWEH_211300-1801211300-dsw--0-ia5     21-Jan-2018 13:28                5159
ber01-VHDL13_DWEH_211500-1801211500-dsw--0-ia5     21-Jan-2018 16:28                4485
ber01-VHDL13_DWEH_211800-1801211800-dsw--0-ia5     21-Jan-2018 19:28                4408
ber01-VHDL13_DWEH_220200-1801220200-dsw--0-ia5     22-Jan-2018 03:28                4022
ber01-VHDL13_DWEH_220200_COR-1801220200-dsw--0-ia5 22-Jan-2018 05:08                3849
ber01-VHDL13_DWEH_220400-1801220400-dsw--0-ia5     22-Jan-2018 05:58                3829
ber01-VHDL13_DWEH_220800-1801220800-dsw--0-ia5     22-Jan-2018 09:28                3835
ber01-VHDL13_DWEH_221300-1801221300-dsw--0-ia5     22-Jan-2018 13:28                3153
ber01-VHDL13_DWEH_221300_COR-1801221300-dsw--0-ia5 22-Jan-2018 14:21                3321
ber01-VHDL13_DWEH_221500-1801221500-dsw--0-ia5     22-Jan-2018 16:28                3287
ber01-VHDL13_DWEH_221800-1801221800-dsw--0-ia5     22-Jan-2018 19:28                3114
ber01-VHDL13_DWEH_230200-1801230200-dsw--0-ia5     23-Jan-2018 03:28                3706
ber01-VHDL13_DWEH_230400-1801230400-dsw--0-ia5     23-Jan-2018 05:58                3641
ber01-VHDL13_DWHG_210800-1801210800-dsw--0-ia5     21-Jan-2018 09:30                4225
ber01-VHDL13_DWHG_210800_COR-1801210800-dsw--0-ia5 21-Jan-2018 10:34                5181
ber01-VHDL13_DWHG_211300-1801211300-dsw--0-ia5     21-Jan-2018 13:30                5255
ber01-VHDL13_DWHG_211800-1801211800-dsw--0-ia5     21-Jan-2018 19:30                4328
ber01-VHDL13_DWHG_220200-1801220200-dsw--0-ia5     22-Jan-2018 03:30                3702
ber01-VHDL13_DWHG_220400-1801220400-dsw--0-ia5     22-Jan-2018 05:30                3516
ber01-VHDL13_DWHG_220800-1801220800-dsw--0-ia5     22-Jan-2018 09:30                3522
ber01-VHDL13_DWHG_221300-1801221300-dsw--0-ia5     22-Jan-2018 13:30                3804
ber01-VHDL13_DWHG_221800-1801221800-dsw--0-ia5     22-Jan-2018 19:30                3237
ber01-VHDL13_DWHG_230200-1801230200-dsw--0-ia5     23-Jan-2018 03:30                4022
ber01-VHDL13_DWHG_230400-1801230400-dsw--0-ia5     23-Jan-2018 05:30                3649
ber01-VHDL13_DWHH_210800-1801210800-dsw--0-ia5     21-Jan-2018 09:30                3563
ber01-VHDL13_DWHH_210800_COR-1801210800-dsw--0-ia5 21-Jan-2018 10:37                4430
ber01-VHDL13_DWHH_211300-1801211300-dsw--0-ia5     21-Jan-2018 13:30                4609
ber01-VHDL13_DWHH_211800-1801211800-dsw--0-ia5     21-Jan-2018 19:30                3584
ber01-VHDL13_DWHH_220200-1801220200-dsw--0-ia5     22-Jan-2018 03:30                3111
ber01-VHDL13_DWHH_220400-1801220400-dsw--0-ia5     22-Jan-2018 05:30                3041
ber01-VHDL13_DWHH_220800-1801220800-dsw--0-ia5     22-Jan-2018 09:30                3511
ber01-VHDL13_DWHH_221300-1801221300-dsw--0-ia5     22-Jan-2018 13:30                3383
ber01-VHDL13_DWHH_221800-1801221800-dsw--0-ia5     22-Jan-2018 19:30                2867
ber01-VHDL13_DWHH_230200-1801230200-dsw--0-ia5     23-Jan-2018 03:30                3349
ber01-VHDL13_DWHH_230400-1801230400-dsw--0-ia5     23-Jan-2018 05:30                3487
ber01-VHDL13_DWLG_210633-1801210633-dsw--0-ia5     21-Jan-2018 06:33                3472
ber01-VHDL13_DWLG_210733-1801210733-dsw--0-ia5     21-Jan-2018 07:33                3951
ber01-VHDL13_DWLG_210800-1801210800-dsw--0-ia5     21-Jan-2018 09:30                3989
ber01-VHDL13_DWLG_210833-1801210833-dsw--0-ia5     21-Jan-2018 08:33                3992
ber01-VHDL13_DWLG_211033-1801211033-dsw--0-ia5     21-Jan-2018 10:33                3992
ber01-VHDL13_DWLG_211133-1801211133-dsw--0-ia5     21-Jan-2018 11:33                3606
ber01-VHDL13_DWLG_211233-1801211233-dsw--0-ia5     21-Jan-2018 12:33                3606
ber01-VHDL13_DWLG_211300-1801211300-dsw--0-ia5     21-Jan-2018 13:30                3606
ber01-VHDL13_DWLG_211433-1801211433-dsw--0-ia5     21-Jan-2018 14:33                3535
ber01-VHDL13_DWLG_211533-1801211533-dsw--0-ia5     21-Jan-2018 15:33                3535
ber01-VHDL13_DWLG_211633-1801211633-dsw--0-ia5     21-Jan-2018 16:33                3535
ber01-VHDL13_DWLG_211733-1801211733-dsw--0-ia5     21-Jan-2018 17:33                3535
ber01-VHDL13_DWLG_211800-1801211800-dsw--0-ia5     21-Jan-2018 19:30                3169
ber01-VHDL13_DWLG_211833-1801211833-dsw--0-ia5     21-Jan-2018 18:33                3169
ber01-VHDL13_DWLG_212033-1801212033-dsw--0-ia5     21-Jan-2018 20:33                3169
ber01-VHDL13_DWLG_212133-1801212133-dsw--0-ia5     21-Jan-2018 21:33                3169
ber01-VHDL13_DWLG_220133-1801220133-dsw--0-ia5     22-Jan-2018 01:33                3383
ber01-VHDL13_DWLG_220200-1801220200-dsw--0-ia5     22-Jan-2018 03:30                3547
ber01-VHDL13_DWLG_220400-1801220400-dsw--0-ia5     22-Jan-2018 05:30                3698
ber01-VHDL13_DWLG_220633-1801220633-dsw--0-ia5     22-Jan-2018 06:33                3652
ber01-VHDL13_DWLG_220733-1801220733-dsw--0-ia5     22-Jan-2018 07:33                3973
ber01-VHDL13_DWLG_220800-1801220800-dsw--0-ia5     22-Jan-2018 09:30                3954
ber01-VHDL13_DWLG_220833-1801220833-dsw--0-ia5     22-Jan-2018 08:33                3973
ber01-VHDL13_DWLG_221033-1801221033-dsw--0-ia5     22-Jan-2018 10:33                3957
ber01-VHDL13_DWLG_221133-1801221133-dsw--0-ia5     22-Jan-2018 11:33                3938
ber01-VHDL13_DWLG_221233-1801221233-dsw--0-ia5     22-Jan-2018 12:33                3938
ber01-VHDL13_DWLG_221300-1801221300-dsw--0-ia5     22-Jan-2018 13:30                3942
ber01-VHDL13_DWLG_221433-1801221433-dsw--0-ia5     22-Jan-2018 14:33                3467
ber01-VHDL13_DWLG_221533-1801221533-dsw--0-ia5     22-Jan-2018 15:33                3467
ber01-VHDL13_DWLG_221633-1801221633-dsw--0-ia5     22-Jan-2018 16:33                3467
ber01-VHDL13_DWLG_221733-1801221733-dsw--0-ia5     22-Jan-2018 17:33                3467
ber01-VHDL13_DWLG_221800-1801221800-dsw--0-ia5     22-Jan-2018 19:30                3192
ber01-VHDL13_DWLG_221833-1801221833-dsw--0-ia5     22-Jan-2018 18:33                3192
ber01-VHDL13_DWLG_222033-1801222033-dsw--0-ia5     22-Jan-2018 20:33                3195
ber01-VHDL13_DWLG_222133-1801222133-dsw--0-ia5     22-Jan-2018 21:33                3195
ber01-VHDL13_DWLG_230133-1801230133-dsw--0-ia5     23-Jan-2018 01:33                3168
ber01-VHDL13_DWLG_230200-1801230200-dsw--0-ia5     23-Jan-2018 03:30                3363
ber01-VHDL13_DWLG_230400-1801230400-dsw--0-ia5     23-Jan-2018 05:30                3656
ber01-VHDL13_DWLH_210633-1801210633-dsw--0-ia5     21-Jan-2018 06:33                3672
ber01-VHDL13_DWLH_210733-1801210733-dsw--0-ia5     21-Jan-2018 07:33                4126
ber01-VHDL13_DWLH_210800-1801210800-dsw--0-ia5     21-Jan-2018 09:30                3904
ber01-VHDL13_DWLH_210833-1801210833-dsw--0-ia5     21-Jan-2018 08:33                3904
ber01-VHDL13_DWLH_211033-1801211033-dsw--0-ia5     21-Jan-2018 10:33                3904
ber01-VHDL13_DWLH_211133-1801211133-dsw--0-ia5     21-Jan-2018 11:33                3872
ber01-VHDL13_DWLH_211233-1801211233-dsw--0-ia5     21-Jan-2018 12:33                3872
ber01-VHDL13_DWLH_211300-1801211300-dsw--0-ia5     21-Jan-2018 13:30                3872
ber01-VHDL13_DWLH_211433-1801211433-dsw--0-ia5     21-Jan-2018 14:33                3751
ber01-VHDL13_DWLH_211533-1801211533-dsw--0-ia5     21-Jan-2018 15:33                3751
ber01-VHDL13_DWLH_211633-1801211633-dsw--0-ia5     21-Jan-2018 16:33                3751
ber01-VHDL13_DWLH_211733-1801211733-dsw--0-ia5     21-Jan-2018 17:33                3549
ber01-VHDL13_DWLH_211800-1801211800-dsw--0-ia5     21-Jan-2018 19:30                3329
ber01-VHDL13_DWLH_211833-1801211833-dsw--0-ia5     21-Jan-2018 18:33                3329
ber01-VHDL13_DWLH_212033-1801212033-dsw--0-ia5     21-Jan-2018 20:33                3329
ber01-VHDL13_DWLH_212133-1801212133-dsw--0-ia5     21-Jan-2018 21:33                3329
ber01-VHDL13_DWLH_220133-1801220133-dsw--0-ia5     22-Jan-2018 01:33                3555
ber01-VHDL13_DWLH_220200-1801220200-dsw--0-ia5     22-Jan-2018 03:30                3600
ber01-VHDL13_DWLH_220400-1801220400-dsw--0-ia5     22-Jan-2018 05:30                3714
ber01-VHDL13_DWLH_220633-1801220633-dsw--0-ia5     22-Jan-2018 06:33                3691
ber01-VHDL13_DWLH_220733-1801220733-dsw--0-ia5     22-Jan-2018 07:33                3691
ber01-VHDL13_DWLH_220800-1801220800-dsw--0-ia5     22-Jan-2018 09:30                3237
ber01-VHDL13_DWLH_220833-1801220833-dsw--0-ia5     22-Jan-2018 08:33                3691
ber01-VHDL13_DWLH_221033-1801221033-dsw--0-ia5     22-Jan-2018 10:33                3237
ber01-VHDL13_DWLH_221133-1801221133-dsw--0-ia5     22-Jan-2018 11:33                3226
ber01-VHDL13_DWLH_221233-1801221233-dsw--0-ia5     22-Jan-2018 12:33                3226
ber01-VHDL13_DWLH_221300-1801221300-dsw--0-ia5     22-Jan-2018 13:30                3182
ber01-VHDL13_DWLH_221433-1801221433-dsw--0-ia5     22-Jan-2018 14:33                2991
ber01-VHDL13_DWLH_221533-1801221533-dsw--0-ia5     22-Jan-2018 15:33                2991
ber01-VHDL13_DWLH_221633-1801221633-dsw--0-ia5     22-Jan-2018 16:33                2991
ber01-VHDL13_DWLH_221733-1801221733-dsw--0-ia5     22-Jan-2018 17:33                2991
ber01-VHDL13_DWLH_221800-1801221800-dsw--0-ia5     22-Jan-2018 19:30                3158
ber01-VHDL13_DWLH_221833-1801221833-dsw--0-ia5     22-Jan-2018 18:33                3144
ber01-VHDL13_DWLH_222033-1801222033-dsw--0-ia5     22-Jan-2018 20:33                3161
ber01-VHDL13_DWLH_222133-1801222133-dsw--0-ia5     22-Jan-2018 21:33                3161
ber01-VHDL13_DWLH_230133-1801230133-dsw--0-ia5     23-Jan-2018 01:33                3245
ber01-VHDL13_DWLH_230200-1801230200-dsw--0-ia5     23-Jan-2018 03:30                3345
ber01-VHDL13_DWLH_230400-1801230400-dsw--0-ia5     23-Jan-2018 05:30                3453
ber01-VHDL13_DWLI_210633-1801210633-dsw--0-ia5     21-Jan-2018 06:33                3617
ber01-VHDL13_DWLI_210733-1801210733-dsw--0-ia5     21-Jan-2018 07:33                3765
ber01-VHDL13_DWLI_210800-1801210800-dsw--0-ia5     21-Jan-2018 09:30                3811
ber01-VHDL13_DWLI_210833-1801210833-dsw--0-ia5     21-Jan-2018 08:33                3816
ber01-VHDL13_DWLI_211033-1801211033-dsw--0-ia5     21-Jan-2018 10:33                3810
ber01-VHDL13_DWLI_211133-1801211133-dsw--0-ia5     21-Jan-2018 11:33                3544
ber01-VHDL13_DWLI_211233-1801211233-dsw--0-ia5     21-Jan-2018 12:33                3544
ber01-VHDL13_DWLI_211300-1801211300-dsw--0-ia5     21-Jan-2018 13:30                3544
ber01-VHDL13_DWLI_211433-1801211433-dsw--0-ia5     21-Jan-2018 14:33                3394
ber01-VHDL13_DWLI_211533-1801211533-dsw--0-ia5     21-Jan-2018 15:33                3394
ber01-VHDL13_DWLI_211633-1801211633-dsw--0-ia5     21-Jan-2018 16:33                3394
ber01-VHDL13_DWLI_211733-1801211733-dsw--0-ia5     21-Jan-2018 17:33                3394
ber01-VHDL13_DWLI_211800-1801211800-dsw--0-ia5     21-Jan-2018 19:30                2944
ber01-VHDL13_DWLI_211833-1801211833-dsw--0-ia5     21-Jan-2018 18:33                2944
ber01-VHDL13_DWLI_212033-1801212033-dsw--0-ia5     21-Jan-2018 20:33                2944
ber01-VHDL13_DWLI_212133-1801212133-dsw--0-ia5     21-Jan-2018 21:33                2944
ber01-VHDL13_DWLI_220133-1801220133-dsw--0-ia5     22-Jan-2018 01:33                3044
ber01-VHDL13_DWLI_220200-1801220200-dsw--0-ia5     22-Jan-2018 03:30                3135
ber01-VHDL13_DWLI_220400-1801220400-dsw--0-ia5     22-Jan-2018 05:30                3307
ber01-VHDL13_DWLI_220633-1801220633-dsw--0-ia5     22-Jan-2018 06:33                3281
ber01-VHDL13_DWLI_220733-1801220733-dsw--0-ia5     22-Jan-2018 07:33                3281
ber01-VHDL13_DWLI_220800-1801220800-dsw--0-ia5     22-Jan-2018 09:30                3122
ber01-VHDL13_DWLI_220833-1801220833-dsw--0-ia5     22-Jan-2018 08:33                3281
ber01-VHDL13_DWLI_221033-1801221033-dsw--0-ia5     22-Jan-2018 10:33                3122
ber01-VHDL13_DWLI_221133-1801221133-dsw--0-ia5     22-Jan-2018 11:33                3105
ber01-VHDL13_DWLI_221233-1801221233-dsw--0-ia5     22-Jan-2018 12:33                3105
ber01-VHDL13_DWLI_221300-1801221300-dsw--0-ia5     22-Jan-2018 13:30                3068
ber01-VHDL13_DWLI_221433-1801221433-dsw--0-ia5     22-Jan-2018 14:33                2880
ber01-VHDL13_DWLI_221533-1801221533-dsw--0-ia5     22-Jan-2018 15:33                2880
ber01-VHDL13_DWLI_221633-1801221633-dsw--0-ia5     22-Jan-2018 16:33                2880
ber01-VHDL13_DWLI_221733-1801221733-dsw--0-ia5     22-Jan-2018 17:33                2880
ber01-VHDL13_DWLI_221800-1801221800-dsw--0-ia5     22-Jan-2018 19:30                2584
ber01-VHDL13_DWLI_221833-1801221833-dsw--0-ia5     22-Jan-2018 18:33                2584
ber01-VHDL13_DWLI_222033-1801222033-dsw--0-ia5     22-Jan-2018 20:33                2587
ber01-VHDL13_DWLI_222133-1801222133-dsw--0-ia5     22-Jan-2018 21:33                2587
ber01-VHDL13_DWLI_230133-1801230133-dsw--0-ia5     23-Jan-2018 01:33                2695
ber01-VHDL13_DWLI_230200-1801230200-dsw--0-ia5     23-Jan-2018 03:30                3256
ber01-VHDL13_DWLI_230400-1801230400-dsw--0-ia5     23-Jan-2018 05:30                3362
ber01-VHDL13_DWMG_210600-1801210600-dsw--0-ia5     21-Jan-2018 06:30                5697
ber01-VHDL13_DWMG_210700-1801210700-dsw--0-ia5     21-Jan-2018 07:30                5697
ber01-VHDL13_DWMG_210800-1801210800-dsw--0-ia5     21-Jan-2018 09:30                6028
ber01-VHDL13_DWMG_211000-1801211000-dsw--0-ia5     21-Jan-2018 10:30                6058
ber01-VHDL13_DWMG_211100-1801211100-dsw--0-ia5     21-Jan-2018 11:30                6058
ber01-VHDL13_DWMG_211200-1801211200-dsw--0-ia5     21-Jan-2018 12:30                5951
ber01-VHDL13_DWMG_211300-1801211300-dsw--0-ia5     21-Jan-2018 13:30                5951
ber01-VHDL13_DWMG_211500-1801211500-dsw--0-ia5     21-Jan-2018 15:30                5951
ber01-VHDL13_DWMG_211600-1801211600-dsw--0-ia5     21-Jan-2018 16:30                5954
ber01-VHDL13_DWMG_211700-1801211700-dsw--0-ia5     21-Jan-2018 17:30                5954
ber01-VHDL13_DWMG_211800-1801211800-dsw--0-ia5     21-Jan-2018 19:30                4698
ber01-VHDL13_DWMG_212000-1801212000-dsw--0-ia5     21-Jan-2018 20:30                4698
ber01-VHDL13_DWMG_212100-1801212100-dsw--0-ia5     21-Jan-2018 21:30                4698
ber01-VHDL13_DWMG_212200-1801212200-dsw--0-ia5     21-Jan-2018 22:30                5072
ber01-VHDL13_DWMG_212300-1801212300-dsw--0-ia5     21-Jan-2018 23:30                5221
ber01-VHDL13_DWMG_220000-1801220000-dsw--0-ia5     22-Jan-2018 00:30                5221
ber01-VHDL13_DWMG_220100-1801220100-dsw--0-ia5     22-Jan-2018 01:30                5005
ber01-VHDL13_DWMG_220200-1801220200-dsw--0-ia5     22-Jan-2018 03:30                5099
ber01-VHDL13_DWMG_220400-1801220400-dsw--0-ia5     22-Jan-2018 05:30                5257
ber01-VHDL13_DWMG_220600-1801220600-dsw--0-ia5     22-Jan-2018 06:30                5256
ber01-VHDL13_DWMG_220700-1801220700-dsw--0-ia5     22-Jan-2018 07:30                5256
ber01-VHDL13_DWMG_220800-1801220800-dsw--0-ia5     22-Jan-2018 09:30                5486
ber01-VHDL13_DWMG_221000-1801221000-dsw--0-ia5     22-Jan-2018 10:30                5486
ber01-VHDL13_DWMG_221100-1801221100-dsw--0-ia5     22-Jan-2018 11:30                5486
ber01-VHDL13_DWMG_221200-1801221200-dsw--0-ia5     22-Jan-2018 12:30                5486
ber01-VHDL13_DWMG_221300-1801221300-dsw--0-ia5     22-Jan-2018 13:30                5383
ber01-VHDL13_DWMG_221500-1801221500-dsw--0-ia5     22-Jan-2018 15:30                5747
ber01-VHDL13_DWMG_221600-1801221600-dsw--0-ia5     22-Jan-2018 16:30                5747
ber01-VHDL13_DWMG_221700-1801221700-dsw--0-ia5     22-Jan-2018 17:30                5811
ber01-VHDL13_DWMG_221800-1801221800-dsw--0-ia5     22-Jan-2018 19:30                4942
ber01-VHDL13_DWMG_222000-1801222000-dsw--0-ia5     22-Jan-2018 20:30                4942
ber01-VHDL13_DWMG_222100-1801222100-dsw--0-ia5     22-Jan-2018 21:30                4942
ber01-VHDL13_DWMG_222200-1801222200-dsw--0-ia5     22-Jan-2018 22:30                4921
ber01-VHDL13_DWMG_222300-1801222300-dsw--0-ia5     22-Jan-2018 23:30                5057
ber01-VHDL13_DWMG_230000-1801230000-dsw--0-ia5     23-Jan-2018 00:30                5057
ber01-VHDL13_DWMG_230100-1801230100-dsw--0-ia5     23-Jan-2018 01:30                5057
ber01-VHDL13_DWMG_230200-1801230200-dsw--0-ia5     23-Jan-2018 03:30                4261
ber01-VHDL13_DWMG_230400-1801230400-dsw--0-ia5     23-Jan-2018 05:30                4273
ber01-VHDL13_DWMO_210600-1801210600-dsw--0-ia5     21-Jan-2018 06:30                4329
ber01-VHDL13_DWMO_210700-1801210700-dsw--0-ia5     21-Jan-2018 07:30                4329
ber01-VHDL13_DWMO_210800-1801210800-dsw--0-ia5     21-Jan-2018 09:30                4329
ber01-VHDL13_DWMO_211000-1801211000-dsw--0-ia5     21-Jan-2018 10:30                4590
ber01-VHDL13_DWMO_211100-1801211100-dsw--0-ia5     21-Jan-2018 11:30                4590
ber01-VHDL13_DWMO_211200-1801211200-dsw--0-ia5     21-Jan-2018 12:30                4584
ber01-VHDL13_DWMO_211300-1801211300-dsw--0-ia5     21-Jan-2018 13:30                4584
ber01-VHDL13_DWMO_211500-1801211500-dsw--0-ia5     21-Jan-2018 15:30                4584
ber01-VHDL13_DWMO_211600-1801211600-dsw--0-ia5     21-Jan-2018 16:30                4584
ber01-VHDL13_DWMO_211700-1801211700-dsw--0-ia5     21-Jan-2018 17:30                4584
ber01-VHDL13_DWMO_211800-1801211800-dsw--0-ia5     21-Jan-2018 19:30                3849
ber01-VHDL13_DWMO_212000-1801212000-dsw--0-ia5     21-Jan-2018 20:30                3849
ber01-VHDL13_DWMO_212100-1801212100-dsw--0-ia5     21-Jan-2018 21:30                3849
ber01-VHDL13_DWMO_212200-1801212200-dsw--0-ia5     21-Jan-2018 22:30                4237
ber01-VHDL13_DWMO_212300-1801212300-dsw--0-ia5     21-Jan-2018 23:30                4637
ber01-VHDL13_DWMO_220000-1801220000-dsw--0-ia5     22-Jan-2018 00:30                4637
ber01-VHDL13_DWMO_220100-1801220100-dsw--0-ia5     22-Jan-2018 01:30                4429
ber01-VHDL13_DWMO_220200-1801220200-dsw--0-ia5     22-Jan-2018 03:30                4474
ber01-VHDL13_DWMO_220400-1801220400-dsw--0-ia5     22-Jan-2018 05:30                4596
ber01-VHDL13_DWMO_220600-1801220600-dsw--0-ia5     22-Jan-2018 06:30                4596
ber01-VHDL13_DWMO_220700-1801220700-dsw--0-ia5     22-Jan-2018 07:30                4596
ber01-VHDL13_DWMO_220800-1801220800-dsw--0-ia5     22-Jan-2018 09:30                4596
ber01-VHDL13_DWMO_221000-1801221000-dsw--0-ia5     22-Jan-2018 10:30                4232
ber01-VHDL13_DWMO_221100-1801221100-dsw--0-ia5     22-Jan-2018 11:30                4232
ber01-VHDL13_DWMO_221200-1801221200-dsw--0-ia5     22-Jan-2018 12:30                4232
ber01-VHDL13_DWMO_221300-1801221300-dsw--0-ia5     22-Jan-2018 13:30                4170
ber01-VHDL13_DWMO_221500-1801221500-dsw--0-ia5     22-Jan-2018 15:30                4364
ber01-VHDL13_DWMO_221600-1801221600-dsw--0-ia5     22-Jan-2018 16:30                4513
ber01-VHDL13_DWMO_221700-1801221700-dsw--0-ia5     22-Jan-2018 17:30                4614
ber01-VHDL13_DWMO_221800-1801221800-dsw--0-ia5     22-Jan-2018 19:30                4117
ber01-VHDL13_DWMO_222000-1801222000-dsw--0-ia5     22-Jan-2018 20:30                4117
ber01-VHDL13_DWMO_222100-1801222100-dsw--0-ia5     22-Jan-2018 21:30                4117
ber01-VHDL13_DWMO_222200-1801222200-dsw--0-ia5     22-Jan-2018 22:30                4192
ber01-VHDL13_DWMO_222300-1801222300-dsw--0-ia5     22-Jan-2018 23:30                4507
ber01-VHDL13_DWMO_230000-1801230000-dsw--0-ia5     23-Jan-2018 00:30                4507
ber01-VHDL13_DWMO_230100-1801230100-dsw--0-ia5     23-Jan-2018 01:30                4507
ber01-VHDL13_DWMO_230200-1801230200-dsw--0-ia5     23-Jan-2018 03:30                4128
ber01-VHDL13_DWMO_230400-1801230400-dsw--0-ia5     23-Jan-2018 05:30                4143
ber01-VHDL13_DWMP_210600-1801210600-dsw--0-ia5     21-Jan-2018 06:30                5879
ber01-VHDL13_DWMP_210700-1801210700-dsw--0-ia5     21-Jan-2018 07:30                5879
ber01-VHDL13_DWMP_210800-1801210800-dsw--0-ia5     21-Jan-2018 09:30                5887
ber01-VHDL13_DWMP_211000-1801211000-dsw--0-ia5     21-Jan-2018 10:30                6189
ber01-VHDL13_DWMP_211100-1801211100-dsw--0-ia5     21-Jan-2018 11:30                6189
ber01-VHDL13_DWMP_211200-1801211200-dsw--0-ia5     21-Jan-2018 12:30                6079
ber01-VHDL13_DWMP_211300-1801211300-dsw--0-ia5     21-Jan-2018 13:30                6079
ber01-VHDL13_DWMP_211500-1801211500-dsw--0-ia5     21-Jan-2018 15:30                6079
ber01-VHDL13_DWMP_211600-1801211600-dsw--0-ia5     21-Jan-2018 16:30                6079
ber01-VHDL13_DWMP_211700-1801211700-dsw--0-ia5     21-Jan-2018 17:30                6079
ber01-VHDL13_DWMP_211800-1801211800-dsw--0-ia5     21-Jan-2018 19:30                5449
ber01-VHDL13_DWMP_212000-1801212000-dsw--0-ia5     21-Jan-2018 20:30                5449
ber01-VHDL13_DWMP_212100-1801212100-dsw--0-ia5     21-Jan-2018 21:30                5449
ber01-VHDL13_DWMP_212200-1801212200-dsw--0-ia5     21-Jan-2018 22:30                5672
ber01-VHDL13_DWMP_212300-1801212300-dsw--0-ia5     21-Jan-2018 23:30                5360
ber01-VHDL13_DWMP_220000-1801220000-dsw--0-ia5     22-Jan-2018 00:30                5360
ber01-VHDL13_DWMP_220100-1801220100-dsw--0-ia5     22-Jan-2018 01:30                5085
ber01-VHDL13_DWMP_220200-1801220200-dsw--0-ia5     22-Jan-2018 03:30                5133
ber01-VHDL13_DWMP_220400-1801220400-dsw--0-ia5     22-Jan-2018 05:30                5191
ber01-VHDL13_DWMP_220600-1801220600-dsw--0-ia5     22-Jan-2018 06:30                5191
ber01-VHDL13_DWMP_220700-1801220700-dsw--0-ia5     22-Jan-2018 07:30                5191
ber01-VHDL13_DWMP_220800-1801220800-dsw--0-ia5     22-Jan-2018 09:30                5191
ber01-VHDL13_DWMP_221000-1801221000-dsw--0-ia5     22-Jan-2018 10:30                5568
ber01-VHDL13_DWMP_221100-1801221100-dsw--0-ia5     22-Jan-2018 11:30                5568
ber01-VHDL13_DWMP_221200-1801221200-dsw--0-ia5     22-Jan-2018 12:30                5568
ber01-VHDL13_DWMP_221300-1801221300-dsw--0-ia5     22-Jan-2018 13:30                5538
ber01-VHDL13_DWMP_221500-1801221500-dsw--0-ia5     22-Jan-2018 15:30                5513
ber01-VHDL13_DWMP_221600-1801221600-dsw--0-ia5     22-Jan-2018 16:30                5513
ber01-VHDL13_DWMP_221700-1801221700-dsw--0-ia5     22-Jan-2018 17:30                5472
ber01-VHDL13_DWMP_221800-1801221800-dsw--0-ia5     22-Jan-2018 19:30                4783
ber01-VHDL13_DWMP_222000-1801222000-dsw--0-ia5     22-Jan-2018 20:30                4783
ber01-VHDL13_DWMP_222100-1801222100-dsw--0-ia5     22-Jan-2018 21:30                4783
ber01-VHDL13_DWMP_222200-1801222200-dsw--0-ia5     22-Jan-2018 22:30                4645
ber01-VHDL13_DWMP_222300-1801222300-dsw--0-ia5     22-Jan-2018 23:30                4948
ber01-VHDL13_DWMP_230000-1801230000-dsw--0-ia5     23-Jan-2018 00:30                4948
ber01-VHDL13_DWMP_230100-1801230100-dsw--0-ia5     23-Jan-2018 01:30                4948
ber01-VHDL13_DWMP_230200-1801230200-dsw--0-ia5     23-Jan-2018 03:30                4207
ber01-VHDL13_DWMP_230400-1801230400-dsw--0-ia5     23-Jan-2018 05:30                4219
ber01-VHDL13_DWOG_210800-1801210800-dsw--0-ia5     21-Jan-2018 09:15                7653
ber01-VHDL13_DWOG_211300-1801211300-dsw--0-ia5     21-Jan-2018 13:00                7653
ber01-VHDL13_DWOG_211700-1801211700-dsw--0-ia5     21-Jan-2018 18:30                6795
ber01-VHDL13_DWOG_220100-1801220100-dsw--0-ia5     22-Jan-2018 02:45                8434
ber01-VHDL13_DWOG_220300-1801220300-dsw--0-ia5     22-Jan-2018 04:00                7700
ber01-VHDL13_DWOG_220300_COR-1801220300-dsw--0-ia5 22-Jan-2018 04:39                7822
ber01-VHDL13_DWOG_220800-1801220800-dsw--0-ia5     22-Jan-2018 09:15                7987
ber01-VHDL13_DWOG_221300-1801221300-dsw--0-ia5     22-Jan-2018 13:00                7968
ber01-VHDL13_DWOG_221700-1801221700-dsw--0-ia5     22-Jan-2018 18:30                6382
ber01-VHDL13_DWOG_230100-1801230100-dsw--0-ia5     23-Jan-2018 02:45                7643
ber01-VHDL13_DWOG_230300-1801230300-dsw--0-ia5     23-Jan-2018 04:00                6157
ber01-VHDL13_DWOH_210800-1801210800-dsw--0-ia5     21-Jan-2018 09:28                4457
ber01-VHDL13_DWOH_211300-1801211300-dsw--0-ia5     21-Jan-2018 13:28                4106
ber01-VHDL13_DWOH_211500-1801211500-dsw--0-ia5     21-Jan-2018 16:28                3870
ber01-VHDL13_DWOH_211800-1801211800-dsw--0-ia5     21-Jan-2018 19:28                3703
ber01-VHDL13_DWOH_220200-1801220200-dsw--0-ia5     22-Jan-2018 03:28                3568
ber01-VHDL13_DWOH_220200_COR-1801220200-dsw--0-ia5 22-Jan-2018 05:08                3380
ber01-VHDL13_DWOH_220400-1801220400-dsw--0-ia5     22-Jan-2018 05:58                3309
ber01-VHDL13_DWOH_220800-1801220800-dsw--0-ia5     22-Jan-2018 09:28                3321
ber01-VHDL13_DWOH_221300-1801221300-dsw--0-ia5     22-Jan-2018 13:28                2936
ber01-VHDL13_DWOH_221300_COR-1801221300-dsw--0-ia5 22-Jan-2018 14:21                3044
ber01-VHDL13_DWOH_221500-1801221500-dsw--0-ia5     22-Jan-2018 16:28                2946
ber01-VHDL13_DWOH_221800-1801221800-dsw--0-ia5     22-Jan-2018 19:28                2800
ber01-VHDL13_DWOH_230200-1801230200-dsw--0-ia5     23-Jan-2018 03:28                3412
ber01-VHDL13_DWOH_230400-1801230400-dsw--0-ia5     23-Jan-2018 05:58                3558
ber01-VHDL13_DWOI_210800-1801210800-dsw--0-ia5     21-Jan-2018 09:28                4403
ber01-VHDL13_DWOI_211300-1801211300-dsw--0-ia5     21-Jan-2018 13:28                4225
ber01-VHDL13_DWOI_211500-1801211500-dsw--0-ia5     21-Jan-2018 16:28                4028
ber01-VHDL13_DWOI_211800-1801211800-dsw--0-ia5     21-Jan-2018 19:28                3856
ber01-VHDL13_DWOI_220200-1801220200-dsw--0-ia5     22-Jan-2018 03:28                3163
ber01-VHDL13_DWOI_220200_COR-1801220200-dsw--0-ia5 22-Jan-2018 05:08                2994
ber01-VHDL13_DWOI_220400-1801220400-dsw--0-ia5     22-Jan-2018 05:58                2945
ber01-VHDL13_DWOI_220800-1801220800-dsw--0-ia5     22-Jan-2018 09:28                3003
ber01-VHDL13_DWOI_221300-1801221300-dsw--0-ia5     22-Jan-2018 13:28                2923
ber01-VHDL13_DWOI_221300_COR-1801221300-dsw--0-ia5 22-Jan-2018 14:21                3072
ber01-VHDL13_DWOI_221500-1801221500-dsw--0-ia5     22-Jan-2018 16:28                2825
ber01-VHDL13_DWOI_221800-1801221800-dsw--0-ia5     22-Jan-2018 19:28                2727
ber01-VHDL13_DWOI_230200-1801230200-dsw--0-ia5     23-Jan-2018 03:28                3356
ber01-VHDL13_DWOI_230400-1801230400-dsw--0-ia5     23-Jan-2018 05:58                3569
ber01-VHDL13_DWON_210631-1801210631-dsw--0-ia5     21-Jan-2018 06:31                4908
ber01-VHDL13_DWON_210809-1801210809-dsw--0-ia5     21-Jan-2018 08:09                5084
ber01-VHDL13_DWON_211306-1801211306-dsw--0-ia5     21-Jan-2018 13:06                4614
ber01-VHDL13_DWON_211640-1801211640-dsw--0-ia5     21-Jan-2018 16:40                4051
ber01-VHDL13_DWON_211836-1801211836-dsw--0-ia5     21-Jan-2018 18:37                4299
ber01-VHDL13_DWON_212134-1801212134-dsw--0-ia5     21-Jan-2018 21:34                5398
ber01-VHDL13_DWON_220319-1801220319-dsw--0-ia5     22-Jan-2018 03:19                4765
ber01-VHDL13_DWON_220438-1801220438-dsw--0-ia5     22-Jan-2018 04:38                4833
ber01-VHDL13_DWON_220630-1801220630-dsw--0-ia5     22-Jan-2018 06:30                4862
ber01-VHDL13_DWON_220702-1801220702-dsw--0-ia5     22-Jan-2018 07:02                5142
ber01-VHDL13_DWON_220756-1801220756-dsw--0-ia5     22-Jan-2018 07:57                5089
ber01-VHDL13_DWON_221145-1801221145-dsw--0-ia5     22-Jan-2018 11:45                5981
ber01-VHDL13_DWON_221203-1801221203-dsw--0-ia5     22-Jan-2018 12:03                5981
ber01-VHDL13_DWON_221639-1801221639-dsw--0-ia5     22-Jan-2018 16:39                4692
ber01-VHDL13_DWON_221700-1801221700-dsw--0-ia5     22-Jan-2018 17:00                4503
ber01-VHDL13_DWON_221749-1801221749-dsw--0-ia5     22-Jan-2018 17:49                4503
ber01-VHDL13_DWON_222124-1801222124-dsw--0-ia5     22-Jan-2018 21:24                4582
ber01-VHDL13_DWON_230306-1801230306-dsw--0-ia5     23-Jan-2018 03:06                4342
ber01-VHDL13_DWPG_210630-1801210630-dsw--0-ia5     21-Jan-2018 06:30                2767
ber01-VHDL13_DWPG_210730-1801210730-dsw--0-ia5     21-Jan-2018 07:30                2767
ber01-VHDL13_DWPG_210750-1801210750-dsw--0-ia5     21-Jan-2018 08:30                2733
ber01-VHDL13_DWPG_210800-1801210800-dsw--0-ia5     21-Jan-2018 09:30                2860
ber01-VHDL13_DWPG_211030-1801211030-dsw--0-ia5     21-Jan-2018 10:30                2860
ber01-VHDL13_DWPG_211130-1801211130-dsw--0-ia5     21-Jan-2018 11:30                2860
ber01-VHDL13_DWPG_211230-1801211230-dsw--0-ia5     21-Jan-2018 12:30                2909
ber01-VHDL13_DWPG_211300-1801211300-dsw--0-ia5     21-Jan-2018 13:30                3008
ber01-VHDL13_DWPG_211430-1801211430-dsw--0-ia5     21-Jan-2018 14:30                3008
ber01-VHDL13_DWPG_211450-1801211450-dsw--0-ia5     21-Jan-2018 15:30                3008
ber01-VHDL13_DWPG_211500-1801211500-dsw--0-ia5     21-Jan-2018 16:30                3079
ber01-VHDL13_DWPG_211730-1801211730-dsw--0-ia5     21-Jan-2018 17:30                3085
ber01-VHDL13_DWPG_211750-1801211750-dsw--0-ia5     21-Jan-2018 18:30                3085
ber01-VHDL13_DWPG_211800-1801211800-dsw--0-ia5     21-Jan-2018 19:30                3512
ber01-VHDL13_DWPG_212030-1801212030-dsw--0-ia5     21-Jan-2018 20:30                3464
ber01-VHDL13_DWPG_220200-1801220200-dsw--0-ia5     22-Jan-2018 03:30                3635
ber01-VHDL13_DWPG_220400-1801220400-dsw--0-ia5     22-Jan-2018 05:30                3458
ber01-VHDL13_DWPG_220630-1801220630-dsw--0-ia5     22-Jan-2018 06:30                3352
ber01-VHDL13_DWPG_220730-1801220730-dsw--0-ia5     22-Jan-2018 07:30                3402
ber01-VHDL13_DWPG_220750-1801220750-dsw--0-ia5     22-Jan-2018 08:30                3356
ber01-VHDL13_DWPG_220800-1801220800-dsw--0-ia5     22-Jan-2018 09:30                3353
ber01-VHDL13_DWPG_221030-1801221030-dsw--0-ia5     22-Jan-2018 10:30                3353
ber01-VHDL13_DWPG_221130-1801221130-dsw--0-ia5     22-Jan-2018 11:30                3353
ber01-VHDL13_DWPG_221230-1801221230-dsw--0-ia5     22-Jan-2018 12:30                3235
ber01-VHDL13_DWPG_221300-1801221300-dsw--0-ia5     22-Jan-2018 13:30                3184
ber01-VHDL13_DWPG_221430-1801221430-dsw--0-ia5     22-Jan-2018 14:30                3184
ber01-VHDL13_DWPG_221450-1801221450-dsw--0-ia5     22-Jan-2018 15:30                3024
ber01-VHDL13_DWPG_221500-1801221500-dsw--0-ia5     22-Jan-2018 16:30                3021
ber01-VHDL13_DWPG_221730-1801221730-dsw--0-ia5     22-Jan-2018 17:30                3021
ber01-VHDL13_DWPG_221750-1801221750-dsw--0-ia5     22-Jan-2018 18:30                3021
ber01-VHDL13_DWPG_221800-1801221800-dsw--0-ia5     22-Jan-2018 19:30                3101
ber01-VHDL13_DWPG_222030-1801222030-dsw--0-ia5     22-Jan-2018 20:30                3101
ber01-VHDL13_DWPG_230200-1801230200-dsw--0-ia5     23-Jan-2018 03:30                3111
ber01-VHDL13_DWPG_230400-1801230400-dsw--0-ia5     23-Jan-2018 05:30                2961
ber01-VHDL13_DWPH_210630-1801210630-dsw--0-ia5     21-Jan-2018 06:30                3004
ber01-VHDL13_DWPH_210730-1801210730-dsw--0-ia5     21-Jan-2018 07:30                2986
ber01-VHDL13_DWPH_210750-1801210750-dsw--0-ia5     21-Jan-2018 08:30                3035
ber01-VHDL13_DWPH_210800-1801210800-dsw--0-ia5     21-Jan-2018 09:30                3035
ber01-VHDL13_DWPH_211030-1801211030-dsw--0-ia5     21-Jan-2018 10:30                3035
ber01-VHDL13_DWPH_211130-1801211130-dsw--0-ia5     21-Jan-2018 11:30                3035
ber01-VHDL13_DWPH_211230-1801211230-dsw--0-ia5     21-Jan-2018 12:30                3062
ber01-VHDL13_DWPH_211300-1801211300-dsw--0-ia5     21-Jan-2018 13:30                3238
ber01-VHDL13_DWPH_211430-1801211430-dsw--0-ia5     21-Jan-2018 14:30                3238
ber01-VHDL13_DWPH_211450-1801211450-dsw--0-ia5     21-Jan-2018 15:30                3238
ber01-VHDL13_DWPH_211500-1801211500-dsw--0-ia5     21-Jan-2018 16:30                3219
ber01-VHDL13_DWPH_211730-1801211730-dsw--0-ia5     21-Jan-2018 17:30                3222
ber01-VHDL13_DWPH_211750-1801211750-dsw--0-ia5     21-Jan-2018 18:30                3222
ber01-VHDL13_DWPH_211800-1801211800-dsw--0-ia5     21-Jan-2018 19:30                3546
ber01-VHDL13_DWPH_212030-1801212030-dsw--0-ia5     21-Jan-2018 20:30                3510
ber01-VHDL13_DWPH_220200-1801220200-dsw--0-ia5     22-Jan-2018 03:30                3657
ber01-VHDL13_DWPH_220400-1801220400-dsw--0-ia5     22-Jan-2018 05:30                3517
ber01-VHDL13_DWPH_220630-1801220630-dsw--0-ia5     22-Jan-2018 06:30                3497
ber01-VHDL13_DWPH_220730-1801220730-dsw--0-ia5     22-Jan-2018 07:30                3497
ber01-VHDL13_DWPH_220750-1801220750-dsw--0-ia5     22-Jan-2018 08:30                3416
ber01-VHDL13_DWPH_220800-1801220800-dsw--0-ia5     22-Jan-2018 09:30                3409
ber01-VHDL13_DWPH_221030-1801221030-dsw--0-ia5     22-Jan-2018 10:30                3409
ber01-VHDL13_DWPH_221130-1801221130-dsw--0-ia5     22-Jan-2018 11:30                3409
ber01-VHDL13_DWPH_221230-1801221230-dsw--0-ia5     22-Jan-2018 12:30                3143
ber01-VHDL13_DWPH_221300-1801221300-dsw--0-ia5     22-Jan-2018 13:30                3136
ber01-VHDL13_DWPH_221430-1801221430-dsw--0-ia5     22-Jan-2018 14:30                3136
ber01-VHDL13_DWPH_221450-1801221450-dsw--0-ia5     22-Jan-2018 15:30                3054
ber01-VHDL13_DWPH_221500-1801221500-dsw--0-ia5     22-Jan-2018 16:30                3213
ber01-VHDL13_DWPH_221730-1801221730-dsw--0-ia5     22-Jan-2018 17:30                3213
ber01-VHDL13_DWPH_221750-1801221750-dsw--0-ia5     22-Jan-2018 18:30                3213
ber01-VHDL13_DWPH_221800-1801221800-dsw--0-ia5     22-Jan-2018 19:30                3492
ber01-VHDL13_DWPH_222030-1801222030-dsw--0-ia5     22-Jan-2018 20:30                3492
ber01-VHDL13_DWPH_230200-1801230200-dsw--0-ia5     23-Jan-2018 03:30                3470
ber01-VHDL13_DWPH_230400-1801230400-dsw--0-ia5     23-Jan-2018 05:30                3443
ber01-VHDL13_DWSG_210800-1801210800-dsw--0-ia5     21-Jan-2018 09:30                5256
ber01-VHDL13_DWSG_211300-1801211300-dsw--0-ia5     21-Jan-2018 13:30                5273
ber01-VHDL13_DWSG_211800-1801211800-dsw--0-ia5     21-Jan-2018 19:30                4918
ber01-VHDL13_DWSG_220200-1801220200-dsw--0-ia5     22-Jan-2018 03:30                4623
ber01-VHDL13_DWSG_220400-1801220400-dsw--0-ia5     22-Jan-2018 05:30                4612
ber01-VHDL13_DWSG_220800-1801220800-dsw--0-ia5     22-Jan-2018 09:30                4472
ber01-VHDL13_DWSG_221300-1801221300-dsw--0-ia5     22-Jan-2018 13:30                4653
ber01-VHDL13_DWSG_221800-1801221800-dsw--0-ia5     22-Jan-2018 19:30                3935
ber01-VHDL13_DWSG_230200-1801230200-dsw--0-ia5     23-Jan-2018 03:30                3447
ber01-VHDL13_DWSG_230400-1801230400-dsw--0-ia5     23-Jan-2018 05:30                3460
ber01-VHDL13_DWSN_210800-1801210800-dsw--0-ia5     21-Jan-2018 09:30                3351
ber01-VHDL13_DWSN_211300-1801211300-dsw--0-ia5     21-Jan-2018 14:30                3189
ber01-VHDL13_DWSN_211800-1801211800-dsw--0-ia5     21-Jan-2018 19:30                3089
ber01-VHDL13_DWSN_220200-1801220200-dsw--0-ia5     22-Jan-2018 03:30                3021
ber01-VHDL13_DWSN_220400-1801220400-dsw--0-ia5     22-Jan-2018 05:30                2870
ber01-VHDL13_DWSN_220800-1801220800-dsw--0-ia5     22-Jan-2018 09:30                2870
ber01-VHDL13_DWSN_221300-1801221300-dsw--0-ia5     22-Jan-2018 14:30                2567
ber01-VHDL13_DWSN_221800-1801221800-dsw--0-ia5     22-Jan-2018 19:30                2178
ber01-VHDL13_DWSN_230200-1801230200-dsw--0-ia5     23-Jan-2018 03:30                2405
ber01-VHDL13_DWSN_230400-1801230400-dsw--0-ia5     23-Jan-2018 05:30                2403
ber01-VHDL13_DWSO_210800-1801210800-dsw--0-ia5     21-Jan-2018 09:30                4519
ber01-VHDL13_DWSO_211300-1801211300-dsw--0-ia5     21-Jan-2018 14:30                4213
ber01-VHDL13_DWSO_211800-1801211800-dsw--0-ia5     21-Jan-2018 19:30                4081
ber01-VHDL13_DWSO_220200-1801220200-dsw--0-ia5     22-Jan-2018 03:30                4268
ber01-VHDL13_DWSO_220400-1801220400-dsw--0-ia5     22-Jan-2018 05:30                4274
ber01-VHDL13_DWSO_220400_COR-1801220400-dsw--0-ia5 22-Jan-2018 05:37                3889
ber01-VHDL13_DWSO_220800-1801220800-dsw--0-ia5     22-Jan-2018 09:30                4010
ber01-VHDL13_DWSO_221300-1801221300-dsw--0-ia5     22-Jan-2018 14:30                4121
ber01-VHDL13_DWSO_221800-1801221800-dsw--0-ia5     22-Jan-2018 19:30                3490
ber01-VHDL13_DWSO_230200-1801230200-dsw--0-ia5     23-Jan-2018 03:30                3675
ber01-VHDL13_DWSO_230400-1801230400-dsw--0-ia5     23-Jan-2018 05:30                3167
ber01-VHDL13_DWSP_210800-1801210800-dsw--0-ia5     21-Jan-2018 09:30                3842
ber01-VHDL13_DWSP_211300-1801211300-dsw--0-ia5     21-Jan-2018 14:30                3842
ber01-VHDL13_DWSP_211300_COR-1801211300-dsw--0-ia5 21-Jan-2018 14:34                3727
ber01-VHDL13_DWSP_211800-1801211800-dsw--0-ia5     21-Jan-2018 19:30                3721
ber01-VHDL13_DWSP_211800_COR-1801211800-dsw--0-ia5 21-Jan-2018 19:41                3730
ber01-VHDL13_DWSP_220200-1801220200-dsw--0-ia5     22-Jan-2018 03:30                3930
ber01-VHDL13_DWSP_220400-1801220400-dsw--0-ia5     22-Jan-2018 05:30                3623
ber01-VHDL13_DWSP_220800-1801220800-dsw--0-ia5     22-Jan-2018 09:30                3426
ber01-VHDL13_DWSP_221300-1801221300-dsw--0-ia5     22-Jan-2018 14:30                3198
ber01-VHDL13_DWSP_221800-1801221800-dsw--0-ia5     22-Jan-2018 19:30                2630
ber01-VHDL13_DWSP_230200-1801230200-dsw--0-ia5     23-Jan-2018 03:30                2695
ber01-VHDL13_DWSP_230400-1801230400-dsw--0-ia5     23-Jan-2018 05:30                2383
ber01-VHDL17_DWOG_211200-1801211200-dsw--0-ia5     21-Jan-2018 12:14                3224
ber01-VHDL17_DWOG_221200-1801221200-dsw--0-ia5     22-Jan-2018 12:45                3079
gts01-VHDL12_DWON_210530-1801210630-afsv--28-ia5   21-Jan-2018 06:30                4469
gts01-VHDL12_DWON_210815-1801210915-afsv--09-ia5   21-Jan-2018 09:15                4472
gts01-VHDL12_DWON_211330-1801211330-afsv--67-ia5   21-Jan-2018 13:30                3988
gts01-VHDL12_DWON_211815-1801211845-afsv--09-ia5   21-Jan-2018 18:45                3712
gts01-VHDL12_DWON_220115-1801220245-afsv--22-ia5   22-Jan-2018 02:45                5537
gts01-VHDL12_DWON_220530-1801220630-afsv--52-ia5   22-Jan-2018 06:30                4457
gts01-VHDL12_DWON_220530_COR-1801220439-afsv--8..> 22-Jan-2018 04:39                4461
gts01-VHDL12_DWON_220815-1801220915-afsv--39-ia5   22-Jan-2018 09:15                4721
gts01-VHDL12_DWON_221330-1801221330-afsv--09-ia5   22-Jan-2018 13:30                5519
gts01-VHDL12_DWON_221815-1801221845-afsv--66-ia5   22-Jan-2018 18:45                4002
gts01-VHDL12_DWON_230115-1801230245-afsv--76-ia5   23-Jan-2018 02:45                4702
pid-VHDL12_DWEH_220200-1801220200-dsw--0-ia5       22-Jan-2018 03:28                 399
pid-VHDL12_DWEH_220200_COR-1801220200-dsw--0-ia5   22-Jan-2018 05:08                3369
pid-VHDL12_DWEH_230200-1801230200-dsw--0-ia5       23-Jan-2018 03:28                3240
pid-VHDL12_DWHG_220200-1801220200-dsw--0-ia5       22-Jan-2018 03:30                3196
pid-VHDL12_DWHG_220400-1801220400-dsw--0-ia5       22-Jan-2018 05:30                3008
pid-VHDL12_DWHG_230200-1801230200-dsw--0-ia5       23-Jan-2018 03:30                3570
pid-VHDL12_DWHG_230400-1801230400-dsw--0-ia5       23-Jan-2018 05:30                3195
pid-VHDL12_DWHH_220200-1801220200-dsw--0-ia5       22-Jan-2018 03:30                2645
pid-VHDL12_DWHH_220400-1801220400-dsw--0-ia5       22-Jan-2018 05:30                2575
pid-VHDL12_DWHH_230200-1801230200-dsw--0-ia5       23-Jan-2018 03:30                2920
pid-VHDL12_DWHH_230400-1801230400-dsw--0-ia5       23-Jan-2018 05:30                3058
pid-VHDL12_DWLG_210800-1801210800-dsw--0-ia5       21-Jan-2018 09:30                3570
pid-VHDL12_DWLG_211300-1801211300-dsw--0-ia5       21-Jan-2018 13:30                3184
pid-VHDL12_DWLG_211800-1801211800-dsw--0-ia5       21-Jan-2018 19:30                2747
pid-VHDL12_DWLG_220200-1801220200-dsw--0-ia5       22-Jan-2018 03:30                3065
pid-VHDL12_DWLG_220400-1801220400-dsw--0-ia5       22-Jan-2018 05:30                3216
pid-VHDL12_DWLG_220800-1801220800-dsw--0-ia5       22-Jan-2018 09:30                3446
pid-VHDL12_DWLG_221300-1801221300-dsw--0-ia5       22-Jan-2018 13:30                3431
pid-VHDL12_DWLG_221800-1801221800-dsw--0-ia5       22-Jan-2018 19:30                2696
pid-VHDL12_DWLG_230200-1801230200-dsw--0-ia5       23-Jan-2018 03:30                2951
pid-VHDL12_DWLG_230400-1801230400-dsw--0-ia5       23-Jan-2018 05:30                3244
pid-VHDL12_DWLH_210800-1801210800-dsw--0-ia5       21-Jan-2018 09:30                3490
pid-VHDL12_DWLH_211300-1801211300-dsw--0-ia5       21-Jan-2018 13:30                3458
pid-VHDL12_DWLH_211800-1801211800-dsw--0-ia5       21-Jan-2018 19:30                2915
pid-VHDL12_DWLH_220200-1801220200-dsw--0-ia5       22-Jan-2018 03:30                3126
pid-VHDL12_DWLH_220400-1801220400-dsw--0-ia5       22-Jan-2018 05:30                3240
pid-VHDL12_DWLH_220800-1801220800-dsw--0-ia5       22-Jan-2018 09:30                2763
pid-VHDL12_DWLH_221300-1801221300-dsw--0-ia5       22-Jan-2018 13:30                2708
pid-VHDL12_DWLH_221800-1801221800-dsw--0-ia5       22-Jan-2018 19:30                2614
pid-VHDL12_DWLH_230200-1801230200-dsw--0-ia5       23-Jan-2018 03:30                2922
pid-VHDL12_DWLH_230400-1801230400-dsw--0-ia5       23-Jan-2018 05:30                3030
pid-VHDL12_DWLI_210800-1801210800-dsw--0-ia5       21-Jan-2018 09:30                3389
pid-VHDL12_DWLI_211300-1801211300-dsw--0-ia5       21-Jan-2018 13:30                3122
pid-VHDL12_DWLI_211800-1801211800-dsw--0-ia5       21-Jan-2018 19:30                2522
pid-VHDL12_DWLI_220200-1801220200-dsw--0-ia5       22-Jan-2018 03:30                2653
pid-VHDL12_DWLI_220400-1801220400-dsw--0-ia5       22-Jan-2018 05:30                2825
pid-VHDL12_DWLI_220800-1801220800-dsw--0-ia5       22-Jan-2018 09:30                2702
pid-VHDL12_DWLI_221300-1801221300-dsw--0-ia5       22-Jan-2018 13:30                2648
pid-VHDL12_DWLI_221800-1801221800-dsw--0-ia5       22-Jan-2018 19:30                2115
pid-VHDL12_DWLI_230200-1801230200-dsw--0-ia5       23-Jan-2018 03:30                2844
pid-VHDL12_DWLI_230400-1801230400-dsw--0-ia5       23-Jan-2018 05:30                2950
pid-VHDL12_DWMG_210800-1801210800-dsw--0-ia5       21-Jan-2018 09:30                5197
pid-VHDL12_DWMG_211300-1801211300-dsw--0-ia5       21-Jan-2018 13:30                5120
pid-VHDL12_DWMG_211800-1801211800-dsw--0-ia5       21-Jan-2018 19:30                3867
pid-VHDL12_DWMG_220200-1801220200-dsw--0-ia5       22-Jan-2018 03:30                4438
pid-VHDL12_DWMG_220400-1801220400-dsw--0-ia5       22-Jan-2018 05:30                4596
pid-VHDL12_DWMG_220800-1801220800-dsw--0-ia5       22-Jan-2018 09:30                4825
pid-VHDL12_DWMG_221300-1801221300-dsw--0-ia5       22-Jan-2018 13:30                4722
pid-VHDL12_DWMG_221800-1801221800-dsw--0-ia5       22-Jan-2018 19:30                4163
pid-VHDL12_DWMG_230200-1801230200-dsw--0-ia5       23-Jan-2018 03:30                3637
pid-VHDL12_DWMG_230400-1801230400-dsw--0-ia5       23-Jan-2018 05:30                3649
pid-VHDL12_DWOG_220100-1801220100-dsw--0-ia5       22-Jan-2018 02:45                7929
pid-VHDL12_DWOG_220300-1801220300-dsw--0-ia5       22-Jan-2018 04:00                7195
pid-VHDL12_DWOG_220300_COR-1801220300-dsw--0-ia5   22-Jan-2018 04:39                7317
pid-VHDL12_DWOG_230100-1801230100-dsw--0-ia5       23-Jan-2018 02:45                7067
pid-VHDL12_DWOG_230300-1801230300-dsw--0-ia5       23-Jan-2018 04:00                5581
pid-VHDL12_DWOH_220200-1801220200-dsw--0-ia5       22-Jan-2018 03:28                3092
pid-VHDL12_DWOH_220200_COR-1801220200-dsw--0-ia5   22-Jan-2018 05:08                2904
pid-VHDL12_DWOH_230200-1801230200-dsw--0-ia5       23-Jan-2018 03:28                2929
pid-VHDL12_DWOI_220200-1801220200-dsw--0-ia5       22-Jan-2018 03:28                2753
pid-VHDL12_DWOI_220200_COR-1801220200-dsw--0-ia5   22-Jan-2018 05:08                2584
pid-VHDL12_DWOI_230200-1801230200-dsw--0-ia5       23-Jan-2018 03:28                2847
pid-VHDL12_DWPG_220200-1801220200-dsw--0-ia5       22-Jan-2018 03:30                3209
pid-VHDL12_DWPG_220400-1801220400-dsw--0-ia5       22-Jan-2018 05:30                3033
pid-VHDL12_DWPG_230200-1801230200-dsw--0-ia5       23-Jan-2018 03:30                2634
pid-VHDL12_DWPG_230400-1801230400-dsw--0-ia5       23-Jan-2018 05:30                2533
pid-VHDL12_DWPH_220200-1801220200-dsw--0-ia5       22-Jan-2018 03:30                3244
pid-VHDL12_DWPH_220400-1801220400-dsw--0-ia5       22-Jan-2018 05:30                3104
pid-VHDL12_DWPH_230200-1801230200-dsw--0-ia5       23-Jan-2018 03:30                3096
pid-VHDL12_DWPH_230400-1801230400-dsw--0-ia5       23-Jan-2018 05:30                3126
pid-VHDL12_DWSG_220200-1801220200-dsw--0-ia5       22-Jan-2018 03:30                3887
pid-VHDL12_DWSG_230200-1801230200-dsw--0-ia5       23-Jan-2018 03:30                2947