Index of /weather/text_forecasts/txt/
../
FPDL13_DWMZ_170600 17-Aug-2019 11:03 3484
FPDL13_DWMZ_180600 18-Aug-2019 07:57 3630
SXDL31_DWAV_170800 17-Aug-2019 06:51 11565
SXDL31_DWAV_171800 17-Aug-2019 18:01 9416
SXDL31_DWAV_180800 18-Aug-2019 07:44 8972
SXDL31_DWAV_181800 18-Aug-2019 17:52 13137
SXDL33_DWAV_170000 17-Aug-2019 12:33 11562
SXDL33_DWAV_180000 18-Aug-2019 09:55 9119
ber01-FWDL39_DWMS_171230-1908171230-dsw--0-ia5 17-Aug-2019 12:19 842
ber01-FWDL39_DWMS_181230-1908181230-dsw--0-ia5 18-Aug-2019 11:46 1267
ber01-VHDL13_DWDD_170600-1908170600-dsw--0-ia5 17-Aug-2019 07:32 2752
ber01-VHDL13_DWDD_180600-1908180600-dsw--0-ia5 18-Aug-2019 07:14 3577
ber01-VHDL13_DWEH_170400-1908170400-dsw--0-ia5 17-Aug-2019 04:58 2454
ber01-VHDL13_DWEH_170800-1908170800-dsw--0-ia5 17-Aug-2019 08:28 2660
ber01-VHDL13_DWEH_171300-1908171300-dsw--0-ia5 17-Aug-2019 12:28 2708
ber01-VHDL13_DWEH_171500-1908171500-dsw--0-ia5 17-Aug-2019 15:28 2505
ber01-VHDL13_DWEH_171500_COR-1908171500-dsw--0-ia5 17-Aug-2019 15:55 2522
ber01-VHDL13_DWEH_171800-1908171800-dsw--0-ia5 17-Aug-2019 18:28 2378
ber01-VHDL13_DWEH_171800_COR-1908171800-dsw--0-ia5 17-Aug-2019 15:38 2522
ber01-VHDL13_DWEH_180200-1908180200-dsw--0-ia5 18-Aug-2019 02:28 2804
ber01-VHDL13_DWEH_180400-1908180400-dsw--0-ia5 18-Aug-2019 04:58 2779
ber01-VHDL13_DWEH_180800-1908180800-dsw--0-ia5 18-Aug-2019 08:28 2805
ber01-VHDL13_DWEH_181300-1908181300-dsw--0-ia5 18-Aug-2019 12:28 2786
ber01-VHDL13_DWEH_181500-1908181500-dsw--0-ia5 18-Aug-2019 15:28 2759
ber01-VHDL13_DWEH_181800-1908181800-dsw--0-ia5 18-Aug-2019 18:28 1845
ber01-VHDL13_DWEH_190200-1908190200-dsw--0-ia5 19-Aug-2019 02:28 1968
ber01-VHDL13_DWHG_170400-1908170400-dsw--0-ia5 17-Aug-2019 04:30 2307
ber01-VHDL13_DWHG_170800-1908170800-dsw--0-ia5 17-Aug-2019 08:30 2412
ber01-VHDL13_DWHG_171300-1908171300-dsw--0-ia5 17-Aug-2019 12:30 2287
ber01-VHDL13_DWHG_171800-1908171800-dsw--0-ia5 17-Aug-2019 18:30 2166
ber01-VHDL13_DWHG_171800_COR-1908171800-dsw--0-ia5 17-Aug-2019 19:06 2174
ber01-VHDL13_DWHG_180200-1908180200-dsw--0-ia5 18-Aug-2019 02:30 2685
ber01-VHDL13_DWHG_180400-1908180400-dsw--0-ia5 18-Aug-2019 04:30 2653
ber01-VHDL13_DWHG_180800-1908180800-dsw--0-ia5 18-Aug-2019 08:30 2959
ber01-VHDL13_DWHG_181300-1908181300-dsw--0-ia5 18-Aug-2019 12:30 3229
ber01-VHDL13_DWHG_181800-1908181800-dsw--0-ia5 18-Aug-2019 18:30 2300
ber01-VHDL13_DWHG_190200-1908190200-dsw--0-ia5 19-Aug-2019 02:30 2322
ber01-VHDL13_DWHH_170400-1908170400-dsw--0-ia5 17-Aug-2019 04:30 2508
ber01-VHDL13_DWHH_170800-1908170800-dsw--0-ia5 17-Aug-2019 08:30 2348
ber01-VHDL13_DWHH_171300-1908171300-dsw--0-ia5 17-Aug-2019 12:30 2234
ber01-VHDL13_DWHH_171800-1908171800-dsw--0-ia5 17-Aug-2019 18:30 1963
ber01-VHDL13_DWHH_180200-1908180200-dsw--0-ia5 18-Aug-2019 02:30 2347
ber01-VHDL13_DWHH_180400-1908180400-dsw--0-ia5 18-Aug-2019 04:30 2261
ber01-VHDL13_DWHH_180800-1908180800-dsw--0-ia5 18-Aug-2019 08:30 2751
ber01-VHDL13_DWHH_181300-1908181300-dsw--0-ia5 18-Aug-2019 12:30 3118
ber01-VHDL13_DWHH_181800-1908181800-dsw--0-ia5 18-Aug-2019 18:30 2242
ber01-VHDL13_DWHH_190200-1908190200-dsw--0-ia5 19-Aug-2019 02:30 2309
ber01-VHDL13_DWLG_170200_COR-1908170200-dsw--0-ia5 17-Aug-2019 04:33 2417
ber01-VHDL13_DWLG_170400-1908170400-dsw--0-ia5 17-Aug-2019 04:30 2376
ber01-VHDL13_DWLG_170400_COR-1908170400-dsw--0-ia5 17-Aug-2019 04:39 2417
ber01-VHDL13_DWLG_170533-1908170533-dsw--0-ia5 17-Aug-2019 05:33 2441
ber01-VHDL13_DWLG_170633-1908170633-dsw--0-ia5 17-Aug-2019 06:33 2877
ber01-VHDL13_DWLG_170733-1908170733-dsw--0-ia5 17-Aug-2019 07:33 2875
ber01-VHDL13_DWLG_170800-1908170800-dsw--0-ia5 17-Aug-2019 08:30 2844
ber01-VHDL13_DWLG_170933-1908170933-dsw--0-ia5 17-Aug-2019 09:33 2875
ber01-VHDL13_DWLG_171033-1908171033-dsw--0-ia5 17-Aug-2019 10:33 2846
ber01-VHDL13_DWLG_171133-1908171133-dsw--0-ia5 17-Aug-2019 11:33 2846
ber01-VHDL13_DWLG_171300-1908171300-dsw--0-ia5 17-Aug-2019 12:30 2864
ber01-VHDL13_DWLG_171333-1908171333-dsw--0-ia5 17-Aug-2019 13:33 2883
ber01-VHDL13_DWLG_171433-1908171433-dsw--0-ia5 17-Aug-2019 14:33 2883
ber01-VHDL13_DWLG_171533-1908171533-dsw--0-ia5 17-Aug-2019 15:33 2883
ber01-VHDL13_DWLG_171633-1908171633-dsw--0-ia5 17-Aug-2019 16:33 2883
ber01-VHDL13_DWLG_171733-1908171733-dsw--0-ia5 17-Aug-2019 17:33 2478
ber01-VHDL13_DWLG_171800-1908171800-dsw--0-ia5 17-Aug-2019 18:30 2449
ber01-VHDL13_DWLG_171933-1908171933-dsw--0-ia5 17-Aug-2019 19:33 2477
ber01-VHDL13_DWLG_172033-1908172033-dsw--0-ia5 17-Aug-2019 20:33 2477
ber01-VHDL13_DWLG_180033-1908180033-dsw--0-ia5 18-Aug-2019 00:33 2566
ber01-VHDL13_DWLG_180200-1908180200-dsw--0-ia5 18-Aug-2019 02:30 3010
ber01-VHDL13_DWLG_180400-1908180400-dsw--0-ia5 18-Aug-2019 04:30 3032
ber01-VHDL13_DWLG_180533-1908180533-dsw--0-ia5 18-Aug-2019 05:33 3060
ber01-VHDL13_DWLG_180633-1908180633-dsw--0-ia5 18-Aug-2019 06:33 3060
ber01-VHDL13_DWLG_180733-1908180733-dsw--0-ia5 18-Aug-2019 07:33 3078
ber01-VHDL13_DWLG_180800-1908180800-dsw--0-ia5 18-Aug-2019 08:30 3125
ber01-VHDL13_DWLG_180933-1908180933-dsw--0-ia5 18-Aug-2019 09:33 3156
ber01-VHDL13_DWLG_181033-1908181033-dsw--0-ia5 18-Aug-2019 10:33 3156
ber01-VHDL13_DWLG_181133-1908181133-dsw--0-ia5 18-Aug-2019 11:33 3253
ber01-VHDL13_DWLG_181300-1908181300-dsw--0-ia5 18-Aug-2019 12:30 2888
ber01-VHDL13_DWLG_181333-1908181333-dsw--0-ia5 18-Aug-2019 13:33 2826
ber01-VHDL13_DWLG_181433-1908181433-dsw--0-ia5 18-Aug-2019 14:33 2826
ber01-VHDL13_DWLG_181533-1908181533-dsw--0-ia5 18-Aug-2019 15:33 2826
ber01-VHDL13_DWLG_181633-1908181633-dsw--0-ia5 18-Aug-2019 16:33 2826
ber01-VHDL13_DWLG_181733-1908181733-dsw--0-ia5 18-Aug-2019 17:33 1877
ber01-VHDL13_DWLG_181800-1908181800-dsw--0-ia5 18-Aug-2019 18:30 1849
ber01-VHDL13_DWLG_181933-1908181933-dsw--0-ia5 18-Aug-2019 19:33 1857
ber01-VHDL13_DWLG_182033-1908182033-dsw--0-ia5 18-Aug-2019 20:33 1857
ber01-VHDL13_DWLG_190033-1908190033-dsw--0-ia5 19-Aug-2019 00:33 2168
ber01-VHDL13_DWLG_190200-1908190200-dsw--0-ia5 19-Aug-2019 02:30 2470
ber01-VHDL13_DWLH_170400-1908170400-dsw--0-ia5 17-Aug-2019 04:30 2509
ber01-VHDL13_DWLH_170533-1908170533-dsw--0-ia5 17-Aug-2019 05:33 2537
ber01-VHDL13_DWLH_170633-1908170633-dsw--0-ia5 17-Aug-2019 06:33 3569
ber01-VHDL13_DWLH_170733-1908170733-dsw--0-ia5 17-Aug-2019 07:33 3568
ber01-VHDL13_DWLH_170800-1908170800-dsw--0-ia5 17-Aug-2019 08:30 3540
ber01-VHDL13_DWLH_170933-1908170933-dsw--0-ia5 17-Aug-2019 09:33 3568
ber01-VHDL13_DWLH_171033-1908171033-dsw--0-ia5 17-Aug-2019 10:33 3521
ber01-VHDL13_DWLH_171133-1908171133-dsw--0-ia5 17-Aug-2019 11:33 3521
ber01-VHDL13_DWLH_171300-1908171300-dsw--0-ia5 17-Aug-2019 12:30 3493
ber01-VHDL13_DWLH_171333-1908171333-dsw--0-ia5 17-Aug-2019 13:33 3512
ber01-VHDL13_DWLH_171433-1908171433-dsw--0-ia5 17-Aug-2019 14:33 3512
ber01-VHDL13_DWLH_171533-1908171533-dsw--0-ia5 17-Aug-2019 15:33 3512
ber01-VHDL13_DWLH_171633-1908171633-dsw--0-ia5 17-Aug-2019 16:33 3512
ber01-VHDL13_DWLH_171733-1908171733-dsw--0-ia5 17-Aug-2019 17:33 2792
ber01-VHDL13_DWLH_171800-1908171800-dsw--0-ia5 17-Aug-2019 18:30 2764
ber01-VHDL13_DWLH_171933-1908171933-dsw--0-ia5 17-Aug-2019 19:33 2792
ber01-VHDL13_DWLH_172033-1908172033-dsw--0-ia5 17-Aug-2019 20:33 2792
ber01-VHDL13_DWLH_180033-1908180033-dsw--0-ia5 18-Aug-2019 00:33 2837
ber01-VHDL13_DWLH_180200-1908180200-dsw--0-ia5 18-Aug-2019 02:30 3584
ber01-VHDL13_DWLH_180400-1908180400-dsw--0-ia5 18-Aug-2019 04:30 3185
ber01-VHDL13_DWLH_180533-1908180533-dsw--0-ia5 18-Aug-2019 05:33 3213
ber01-VHDL13_DWLH_180633-1908180633-dsw--0-ia5 18-Aug-2019 06:33 3357
ber01-VHDL13_DWLH_180733-1908180733-dsw--0-ia5 18-Aug-2019 07:33 3099
ber01-VHDL13_DWLH_180800-1908180800-dsw--0-ia5 18-Aug-2019 08:30 3091
ber01-VHDL13_DWLH_180933-1908180933-dsw--0-ia5 18-Aug-2019 09:33 3119
ber01-VHDL13_DWLH_181033-1908181033-dsw--0-ia5 18-Aug-2019 10:33 2983
ber01-VHDL13_DWLH_181133-1908181133-dsw--0-ia5 18-Aug-2019 11:33 2856
ber01-VHDL13_DWLH_181300-1908181300-dsw--0-ia5 18-Aug-2019 12:30 2676
ber01-VHDL13_DWLH_181333-1908181333-dsw--0-ia5 18-Aug-2019 13:33 2583
ber01-VHDL13_DWLH_181433-1908181433-dsw--0-ia5 18-Aug-2019 14:33 2583
ber01-VHDL13_DWLH_181533-1908181533-dsw--0-ia5 18-Aug-2019 15:33 2583
ber01-VHDL13_DWLH_181633-1908181633-dsw--0-ia5 18-Aug-2019 16:33 2583
ber01-VHDL13_DWLH_181733-1908181733-dsw--0-ia5 18-Aug-2019 17:33 1759
ber01-VHDL13_DWLH_181800-1908181800-dsw--0-ia5 18-Aug-2019 18:30 1731
ber01-VHDL13_DWLH_181933-1908181933-dsw--0-ia5 18-Aug-2019 19:33 1777
ber01-VHDL13_DWLH_182033-1908182033-dsw--0-ia5 18-Aug-2019 20:33 1777
ber01-VHDL13_DWLH_190033-1908190033-dsw--0-ia5 19-Aug-2019 00:33 1849
ber01-VHDL13_DWLH_190200-1908190200-dsw--0-ia5 19-Aug-2019 02:30 1993
ber01-VHDL13_DWLI_170400-1908170400-dsw--0-ia5 17-Aug-2019 04:30 2752
ber01-VHDL13_DWLI_170533-1908170533-dsw--0-ia5 17-Aug-2019 05:33 2780
ber01-VHDL13_DWLI_170633-1908170633-dsw--0-ia5 17-Aug-2019 06:33 3322
ber01-VHDL13_DWLI_170733-1908170733-dsw--0-ia5 17-Aug-2019 07:33 3290
ber01-VHDL13_DWLI_170800-1908170800-dsw--0-ia5 17-Aug-2019 08:30 3262
ber01-VHDL13_DWLI_170933-1908170933-dsw--0-ia5 17-Aug-2019 09:33 3290
ber01-VHDL13_DWLI_171033-1908171033-dsw--0-ia5 17-Aug-2019 10:33 3248
ber01-VHDL13_DWLI_171133-1908171133-dsw--0-ia5 17-Aug-2019 11:33 3248
ber01-VHDL13_DWLI_171300-1908171300-dsw--0-ia5 17-Aug-2019 12:30 3277
ber01-VHDL13_DWLI_171333-1908171333-dsw--0-ia5 17-Aug-2019 13:33 3283
ber01-VHDL13_DWLI_171433-1908171433-dsw--0-ia5 17-Aug-2019 14:33 3283
ber01-VHDL13_DWLI_171533-1908171533-dsw--0-ia5 17-Aug-2019 15:33 3283
ber01-VHDL13_DWLI_171633-1908171633-dsw--0-ia5 17-Aug-2019 16:33 3283
ber01-VHDL13_DWLI_171733-1908171733-dsw--0-ia5 17-Aug-2019 17:33 2459
ber01-VHDL13_DWLI_171800-1908171800-dsw--0-ia5 17-Aug-2019 18:30 2430
ber01-VHDL13_DWLI_171933-1908171933-dsw--0-ia5 17-Aug-2019 19:33 2458
ber01-VHDL13_DWLI_172033-1908172033-dsw--0-ia5 17-Aug-2019 20:33 2458
ber01-VHDL13_DWLI_180033-1908180033-dsw--0-ia5 18-Aug-2019 00:33 2547
ber01-VHDL13_DWLI_180200-1908180200-dsw--0-ia5 18-Aug-2019 02:30 3080
ber01-VHDL13_DWLI_180400-1908180400-dsw--0-ia5 18-Aug-2019 04:30 2931
ber01-VHDL13_DWLI_180533-1908180533-dsw--0-ia5 18-Aug-2019 05:33 2959
ber01-VHDL13_DWLI_180633-1908180633-dsw--0-ia5 18-Aug-2019 06:33 2959
ber01-VHDL13_DWLI_180733-1908180733-dsw--0-ia5 18-Aug-2019 07:33 2942
ber01-VHDL13_DWLI_180800-1908180800-dsw--0-ia5 18-Aug-2019 08:30 2928
ber01-VHDL13_DWLI_180933-1908180933-dsw--0-ia5 18-Aug-2019 09:33 2956
ber01-VHDL13_DWLI_181033-1908181033-dsw--0-ia5 18-Aug-2019 10:33 2956
ber01-VHDL13_DWLI_181133-1908181133-dsw--0-ia5 18-Aug-2019 11:33 2833
ber01-VHDL13_DWLI_181300-1908181300-dsw--0-ia5 18-Aug-2019 12:30 2648
ber01-VHDL13_DWLI_181333-1908181333-dsw--0-ia5 18-Aug-2019 13:33 2492
ber01-VHDL13_DWLI_181433-1908181433-dsw--0-ia5 18-Aug-2019 14:33 2492
ber01-VHDL13_DWLI_181533-1908181533-dsw--0-ia5 18-Aug-2019 15:33 2492
ber01-VHDL13_DWLI_181633-1908181633-dsw--0-ia5 18-Aug-2019 16:33 2492
ber01-VHDL13_DWLI_181733-1908181733-dsw--0-ia5 18-Aug-2019 17:33 1751
ber01-VHDL13_DWLI_181800-1908181800-dsw--0-ia5 18-Aug-2019 18:30 1723
ber01-VHDL13_DWLI_181933-1908181933-dsw--0-ia5 18-Aug-2019 19:33 1748
ber01-VHDL13_DWLI_182033-1908182033-dsw--0-ia5 18-Aug-2019 20:33 1748
ber01-VHDL13_DWLI_190033-1908190033-dsw--0-ia5 19-Aug-2019 00:33 1869
ber01-VHDL13_DWLI_190200-1908190200-dsw--0-ia5 19-Aug-2019 02:30 1984
ber01-VHDL13_DWMG_170300-1908170300-dsw--0-ia5 17-Aug-2019 03:30 2839
ber01-VHDL13_DWMG_170400-1908170400-dsw--0-ia5 17-Aug-2019 04:30 2844
ber01-VHDL13_DWMG_170500-1908170500-dsw--0-ia5 17-Aug-2019 05:30 2844
ber01-VHDL13_DWMG_170600-1908170600-dsw--0-ia5 17-Aug-2019 06:30 2844
ber01-VHDL13_DWMG_170700-1908170700-dsw--0-ia5 17-Aug-2019 07:30 2844
ber01-VHDL13_DWMG_170800-1908170800-dsw--0-ia5 17-Aug-2019 08:30 3451
ber01-VHDL13_DWMG_170900-1908170900-dsw--0-ia5 17-Aug-2019 09:30 3451
ber01-VHDL13_DWMG_171000-1908171000-dsw--0-ia5 17-Aug-2019 10:30 3451
ber01-VHDL13_DWMG_171100-1908171100-dsw--0-ia5 17-Aug-2019 11:30 3370
ber01-VHDL13_DWMG_171200-1908171200-dsw--0-ia5 17-Aug-2019 12:30 3370
ber01-VHDL13_DWMG_171300-1908171300-dsw--0-ia5 17-Aug-2019 12:30 3370
ber01-VHDL13_DWMG_171400-1908171400-dsw--0-ia5 17-Aug-2019 14:30 3370
ber01-VHDL13_DWMG_171500-1908171500-dsw--0-ia5 17-Aug-2019 15:30 3370
ber01-VHDL13_DWMG_171600-1908171600-dsw--0-ia5 17-Aug-2019 16:30 3317
ber01-VHDL13_DWMG_171700-1908171700-dsw--0-ia5 17-Aug-2019 17:30 3015
ber01-VHDL13_DWMG_171800-1908171800-dsw--0-ia5 17-Aug-2019 18:30 3067
ber01-VHDL13_DWMG_171900-1908171900-dsw--0-ia5 17-Aug-2019 19:30 2875
ber01-VHDL13_DWMG_172000-1908172000-dsw--0-ia5 17-Aug-2019 20:30 2796
ber01-VHDL13_DWMG_172100-1908172100-dsw--0-ia5 17-Aug-2019 21:30 2796
ber01-VHDL13_DWMG_172200-1908172200-dsw--0-ia5 17-Aug-2019 22:30 2823
ber01-VHDL13_DWMG_172300-1908172300-dsw--0-ia5 17-Aug-2019 23:30 2823
ber01-VHDL13_DWMG_180000-1908180000-dsw--0-ia5 18-Aug-2019 00:30 2823
ber01-VHDL13_DWMG_180100-1908180100-dsw--0-ia5 18-Aug-2019 01:30 2823
ber01-VHDL13_DWMG_180200-1908180200-dsw--0-ia5 18-Aug-2019 02:30 2790
ber01-VHDL13_DWMG_180300-1908180300-dsw--0-ia5 18-Aug-2019 03:30 2790
ber01-VHDL13_DWMG_180400-1908180400-dsw--0-ia5 18-Aug-2019 04:30 2770
ber01-VHDL13_DWMG_180500-1908180500-dsw--0-ia5 18-Aug-2019 05:30 2770
ber01-VHDL13_DWMG_180600-1908180600-dsw--0-ia5 18-Aug-2019 06:30 2770
ber01-VHDL13_DWMG_180700-1908180700-dsw--0-ia5 18-Aug-2019 07:30 2770
ber01-VHDL13_DWMG_180800-1908180800-dsw--0-ia5 18-Aug-2019 08:30 3487
ber01-VHDL13_DWMG_180900-1908180900-dsw--0-ia5 18-Aug-2019 09:30 3487
ber01-VHDL13_DWMG_181000-1908181000-dsw--0-ia5 18-Aug-2019 10:30 3461
ber01-VHDL13_DWMG_181100-1908181100-dsw--0-ia5 18-Aug-2019 11:30 3461
ber01-VHDL13_DWMG_181200-1908181200-dsw--0-ia5 18-Aug-2019 12:30 3461
ber01-VHDL13_DWMG_181300-1908181300-dsw--0-ia5 18-Aug-2019 12:30 3461
ber01-VHDL13_DWMG_181400-1908181400-dsw--0-ia5 18-Aug-2019 14:30 3471
ber01-VHDL13_DWMG_181500-1908181500-dsw--0-ia5 18-Aug-2019 15:30 3471
ber01-VHDL13_DWMG_181600-1908181600-dsw--0-ia5 18-Aug-2019 16:30 3471
ber01-VHDL13_DWMG_181700-1908181700-dsw--0-ia5 18-Aug-2019 17:30 2727
ber01-VHDL13_DWMG_181800-1908181800-dsw--0-ia5 18-Aug-2019 18:30 2559
ber01-VHDL13_DWMG_181900-1908181900-dsw--0-ia5 18-Aug-2019 19:30 2617
ber01-VHDL13_DWMG_182000-1908182000-dsw--0-ia5 18-Aug-2019 20:30 2617
ber01-VHDL13_DWMG_182100-1908182100-dsw--0-ia5 18-Aug-2019 21:30 2617
ber01-VHDL13_DWMG_182200-1908182200-dsw--0-ia5 18-Aug-2019 22:30 2839
ber01-VHDL13_DWMG_182300-1908182300-dsw--0-ia5 18-Aug-2019 23:30 2839
ber01-VHDL13_DWMG_190000-1908190000-dsw--0-ia5 19-Aug-2019 00:30 2839
ber01-VHDL13_DWMG_190100-1908190100-dsw--0-ia5 19-Aug-2019 01:30 2839
ber01-VHDL13_DWMG_190200-1908190200-dsw--0-ia5 19-Aug-2019 02:30 2622
ber01-VHDL13_DWMO_170300-1908170300-dsw--0-ia5 17-Aug-2019 03:30 3002
ber01-VHDL13_DWMO_170400-1908170400-dsw--0-ia5 17-Aug-2019 04:30 3007
ber01-VHDL13_DWMO_170500-1908170500-dsw--0-ia5 17-Aug-2019 05:30 3007
ber01-VHDL13_DWMO_170600-1908170600-dsw--0-ia5 17-Aug-2019 06:30 3007
ber01-VHDL13_DWMO_170700-1908170700-dsw--0-ia5 17-Aug-2019 07:30 3007
ber01-VHDL13_DWMO_170800-1908170800-dsw--0-ia5 17-Aug-2019 08:30 3408
ber01-VHDL13_DWMO_170900-1908170900-dsw--0-ia5 17-Aug-2019 09:30 3380
ber01-VHDL13_DWMO_171000-1908171000-dsw--0-ia5 17-Aug-2019 10:30 3380
ber01-VHDL13_DWMO_171100-1908171100-dsw--0-ia5 17-Aug-2019 11:30 3368
ber01-VHDL13_DWMO_171200-1908171200-dsw--0-ia5 17-Aug-2019 12:30 3368
ber01-VHDL13_DWMO_171300-1908171300-dsw--0-ia5 17-Aug-2019 12:30 3368
ber01-VHDL13_DWMO_171400-1908171400-dsw--0-ia5 17-Aug-2019 14:30 3368
ber01-VHDL13_DWMO_171500-1908171500-dsw--0-ia5 17-Aug-2019 15:30 3368
ber01-VHDL13_DWMO_171600-1908171600-dsw--0-ia5 17-Aug-2019 16:30 3202
ber01-VHDL13_DWMO_171700-1908171700-dsw--0-ia5 17-Aug-2019 17:30 2886
ber01-VHDL13_DWMO_171800-1908171800-dsw--0-ia5 17-Aug-2019 18:30 2886
ber01-VHDL13_DWMO_171900-1908171900-dsw--0-ia5 17-Aug-2019 19:30 2875
ber01-VHDL13_DWMO_172000-1908172000-dsw--0-ia5 17-Aug-2019 20:30 2808
ber01-VHDL13_DWMO_172100-1908172100-dsw--0-ia5 17-Aug-2019 21:30 2808
ber01-VHDL13_DWMO_172200-1908172200-dsw--0-ia5 17-Aug-2019 22:30 2932
ber01-VHDL13_DWMO_172300-1908172300-dsw--0-ia5 17-Aug-2019 23:30 2932
ber01-VHDL13_DWMO_180000-1908180000-dsw--0-ia5 18-Aug-2019 00:30 2932
ber01-VHDL13_DWMO_180100-1908180100-dsw--0-ia5 18-Aug-2019 01:30 2932
ber01-VHDL13_DWMO_180200-1908180200-dsw--0-ia5 18-Aug-2019 02:30 2856
ber01-VHDL13_DWMO_180300-1908180300-dsw--0-ia5 18-Aug-2019 03:30 2856
ber01-VHDL13_DWMO_180400-1908180400-dsw--0-ia5 18-Aug-2019 04:30 2842
ber01-VHDL13_DWMO_180500-1908180500-dsw--0-ia5 18-Aug-2019 05:30 2842
ber01-VHDL13_DWMO_180600-1908180600-dsw--0-ia5 18-Aug-2019 06:30 2842
ber01-VHDL13_DWMO_180700-1908180700-dsw--0-ia5 18-Aug-2019 07:30 2842
ber01-VHDL13_DWMO_180800-1908180800-dsw--0-ia5 18-Aug-2019 08:30 3491
ber01-VHDL13_DWMO_180900-1908180900-dsw--0-ia5 18-Aug-2019 09:30 3463
ber01-VHDL13_DWMO_181000-1908181000-dsw--0-ia5 18-Aug-2019 10:30 3440
ber01-VHDL13_DWMO_181100-1908181100-dsw--0-ia5 18-Aug-2019 11:30 3440
ber01-VHDL13_DWMO_181200-1908181200-dsw--0-ia5 18-Aug-2019 12:30 3440
ber01-VHDL13_DWMO_181300-1908181300-dsw--0-ia5 18-Aug-2019 12:30 3440
ber01-VHDL13_DWMO_181400-1908181400-dsw--0-ia5 18-Aug-2019 14:30 3440
ber01-VHDL13_DWMO_181500-1908181500-dsw--0-ia5 18-Aug-2019 15:30 3440
ber01-VHDL13_DWMO_181600-1908181600-dsw--0-ia5 18-Aug-2019 16:30 3440
ber01-VHDL13_DWMO_181700-1908181700-dsw--0-ia5 18-Aug-2019 17:30 3440
ber01-VHDL13_DWMO_181800-1908181800-dsw--0-ia5 18-Aug-2019 18:30 2557
ber01-VHDL13_DWMO_181900-1908181900-dsw--0-ia5 18-Aug-2019 19:30 2493
ber01-VHDL13_DWMO_182000-1908182000-dsw--0-ia5 18-Aug-2019 20:30 2493
ber01-VHDL13_DWMO_182100-1908182100-dsw--0-ia5 18-Aug-2019 21:30 2493
ber01-VHDL13_DWMO_182200-1908182200-dsw--0-ia5 18-Aug-2019 22:30 2700
ber01-VHDL13_DWMO_182300-1908182300-dsw--0-ia5 18-Aug-2019 23:30 2700
ber01-VHDL13_DWMO_190000-1908190000-dsw--0-ia5 19-Aug-2019 00:30 2700
ber01-VHDL13_DWMO_190100-1908190100-dsw--0-ia5 19-Aug-2019 01:30 2700
ber01-VHDL13_DWMO_190200-1908190200-dsw--0-ia5 19-Aug-2019 02:30 2196
ber01-VHDL13_DWMP_170300-1908170300-dsw--0-ia5 17-Aug-2019 03:30 2632
ber01-VHDL13_DWMP_170400-1908170400-dsw--0-ia5 17-Aug-2019 04:30 2636
ber01-VHDL13_DWMP_170500-1908170500-dsw--0-ia5 17-Aug-2019 05:30 2636
ber01-VHDL13_DWMP_170600-1908170600-dsw--0-ia5 17-Aug-2019 06:30 2636
ber01-VHDL13_DWMP_170700-1908170700-dsw--0-ia5 17-Aug-2019 07:30 2636
ber01-VHDL13_DWMP_170800-1908170800-dsw--0-ia5 17-Aug-2019 12:30 2762
ber01-VHDL13_DWMP_170900-1908170900-dsw--0-ia5 17-Aug-2019 09:30 2840
ber01-VHDL13_DWMP_171000-1908171000-dsw--0-ia5 17-Aug-2019 10:30 2840
ber01-VHDL13_DWMP_171100-1908171100-dsw--0-ia5 17-Aug-2019 11:30 2762
ber01-VHDL13_DWMP_171200-1908171200-dsw--0-ia5 17-Aug-2019 12:30 2762
ber01-VHDL13_DWMP_171400-1908171400-dsw--0-ia5 17-Aug-2019 14:30 2762
ber01-VHDL13_DWMP_171500-1908171500-dsw--0-ia5 17-Aug-2019 15:30 2762
ber01-VHDL13_DWMP_171600-1908171600-dsw--0-ia5 17-Aug-2019 16:30 2560
ber01-VHDL13_DWMP_171700-1908171700-dsw--0-ia5 17-Aug-2019 17:30 2588
ber01-VHDL13_DWMP_171900-1908171900-dsw--0-ia5 17-Aug-2019 19:30 2454
ber01-VHDL13_DWMP_172000-1908172000-dsw--0-ia5 17-Aug-2019 20:30 2174
ber01-VHDL13_DWMP_172100-1908172100-dsw--0-ia5 17-Aug-2019 21:30 2174
ber01-VHDL13_DWMP_172200-1908172200-dsw--0-ia5 17-Aug-2019 22:30 2261
ber01-VHDL13_DWMP_172300-1908172300-dsw--0-ia5 17-Aug-2019 23:30 2261
ber01-VHDL13_DWMP_180000-1908180000-dsw--0-ia5 18-Aug-2019 00:30 2261
ber01-VHDL13_DWMP_180100-1908180100-dsw--0-ia5 18-Aug-2019 01:30 2261
ber01-VHDL13_DWMP_180200-1908180200-dsw--0-ia5 18-Aug-2019 02:30 2226
ber01-VHDL13_DWMP_180300-1908180300-dsw--0-ia5 18-Aug-2019 03:30 2226
ber01-VHDL13_DWMP_180400-1908180400-dsw--0-ia5 18-Aug-2019 04:30 2206
ber01-VHDL13_DWMP_180500-1908180500-dsw--0-ia5 18-Aug-2019 05:30 2206
ber01-VHDL13_DWMP_180600-1908180600-dsw--0-ia5 18-Aug-2019 06:30 2206
ber01-VHDL13_DWMP_180700-1908180700-dsw--0-ia5 18-Aug-2019 07:30 2206
ber01-VHDL13_DWMP_180800-1908180800-dsw--0-ia5 18-Aug-2019 12:30 2708
ber01-VHDL13_DWMP_180900-1908180900-dsw--0-ia5 18-Aug-2019 09:30 2728
ber01-VHDL13_DWMP_181000-1908181000-dsw--0-ia5 18-Aug-2019 10:30 2708
ber01-VHDL13_DWMP_181100-1908181100-dsw--0-ia5 18-Aug-2019 11:30 2708
ber01-VHDL13_DWMP_181200-1908181200-dsw--0-ia5 18-Aug-2019 12:30 2708
ber01-VHDL13_DWMP_181400-1908181400-dsw--0-ia5 18-Aug-2019 14:30 2708
ber01-VHDL13_DWMP_181500-1908181500-dsw--0-ia5 18-Aug-2019 15:30 2708
ber01-VHDL13_DWMP_181600-1908181600-dsw--0-ia5 18-Aug-2019 16:30 2708
ber01-VHDL13_DWMP_181700-1908181700-dsw--0-ia5 18-Aug-2019 17:30 2398
ber01-VHDL13_DWMP_181900-1908181900-dsw--0-ia5 18-Aug-2019 19:30 2264
ber01-VHDL13_DWMP_182000-1908182000-dsw--0-ia5 18-Aug-2019 20:30 2264
ber01-VHDL13_DWMP_182100-1908182100-dsw--0-ia5 18-Aug-2019 21:30 2264
ber01-VHDL13_DWMP_182200-1908182200-dsw--0-ia5 18-Aug-2019 22:30 2491
ber01-VHDL13_DWMP_182300-1908182300-dsw--0-ia5 18-Aug-2019 23:30 2491
ber01-VHDL13_DWMP_190000-1908190000-dsw--0-ia5 19-Aug-2019 00:30 2491
ber01-VHDL13_DWMP_190100-1908190100-dsw--0-ia5 19-Aug-2019 01:30 2491
ber01-VHDL13_DWMP_190200-1908190200-dsw--0-ia5 19-Aug-2019 02:30 2362
ber01-VHDL13_DWOG_170800-1908170800-dsw--0-ia5 17-Aug-2019 08:15 4285
ber01-VHDL13_DWOG_171300-1908171300-dsw--0-ia5 17-Aug-2019 12:00 4552
ber01-VHDL13_DWOG_171700-1908171700-dsw--0-ia5 17-Aug-2019 17:30 4377
ber01-VHDL13_DWOG_180100-1908180100-dsw--0-ia5 18-Aug-2019 01:45 5899
ber01-VHDL13_DWOG_180300-1908180300-dsw--0-ia5 18-Aug-2019 03:00 5497
ber01-VHDL13_DWOG_180800-1908180800-dsw--0-ia5 18-Aug-2019 08:15 5518
ber01-VHDL13_DWOG_181300-1908181300-dsw--0-ia5 18-Aug-2019 12:00 4844
ber01-VHDL13_DWOG_181700-1908181700-dsw--0-ia5 18-Aug-2019 17:30 4919
ber01-VHDL13_DWOG_190100-1908190100-dsw--0-ia5 19-Aug-2019 01:45 4638
ber01-VHDL13_DWOG_190300-1908190300-dsw--0-ia5 19-Aug-2019 03:00 4638
ber01-VHDL13_DWOH_170400-1908170400-dsw--0-ia5 17-Aug-2019 04:58 2606
ber01-VHDL13_DWOH_170800-1908170800-dsw--0-ia5 17-Aug-2019 08:28 3051
ber01-VHDL13_DWOH_171300-1908171300-dsw--0-ia5 17-Aug-2019 12:28 3011
ber01-VHDL13_DWOH_171500-1908171500-dsw--0-ia5 17-Aug-2019 15:28 2783
ber01-VHDL13_DWOH_171500_COR-1908171500-dsw--0-ia5 17-Aug-2019 15:55 2908
ber01-VHDL13_DWOH_171800-1908171800-dsw--0-ia5 17-Aug-2019 18:28 2702
ber01-VHDL13_DWOH_171800_COR-1908171800-dsw--0-ia5 17-Aug-2019 15:38 2902
ber01-VHDL13_DWOH_180200-1908180200-dsw--0-ia5 18-Aug-2019 02:28 2864
ber01-VHDL13_DWOH_180400-1908180400-dsw--0-ia5 18-Aug-2019 04:58 2834
ber01-VHDL13_DWOH_180800-1908180800-dsw--0-ia5 18-Aug-2019 08:28 2794
ber01-VHDL13_DWOH_181300-1908181300-dsw--0-ia5 18-Aug-2019 12:28 2740
ber01-VHDL13_DWOH_181500-1908181500-dsw--0-ia5 18-Aug-2019 15:28 3002
ber01-VHDL13_DWOH_181800-1908181800-dsw--0-ia5 18-Aug-2019 18:28 2281
ber01-VHDL13_DWOH_190200-1908190200-dsw--0-ia5 19-Aug-2019 02:28 2035
ber01-VHDL13_DWOI_170400-1908170400-dsw--0-ia5 17-Aug-2019 04:58 2803
ber01-VHDL13_DWOI_170800-1908170800-dsw--0-ia5 17-Aug-2019 08:28 3255
ber01-VHDL13_DWOI_171300-1908171300-dsw--0-ia5 17-Aug-2019 12:28 3284
ber01-VHDL13_DWOI_171500-1908171500-dsw--0-ia5 17-Aug-2019 15:28 3044
ber01-VHDL13_DWOI_171500_COR-1908171500-dsw--0-ia5 17-Aug-2019 15:55 3078
ber01-VHDL13_DWOI_171800-1908171800-dsw--0-ia5 17-Aug-2019 18:28 2872
ber01-VHDL13_DWOI_171800_COR-1908171800-dsw--0-ia5 17-Aug-2019 15:38 3078
ber01-VHDL13_DWOI_180200-1908180200-dsw--0-ia5 18-Aug-2019 02:28 2953
ber01-VHDL13_DWOI_180400-1908180400-dsw--0-ia5 18-Aug-2019 04:58 2882
ber01-VHDL13_DWOI_180800-1908180800-dsw--0-ia5 18-Aug-2019 08:28 2900
ber01-VHDL13_DWOI_181300-1908181300-dsw--0-ia5 18-Aug-2019 12:28 2805
ber01-VHDL13_DWOI_181500-1908181500-dsw--0-ia5 18-Aug-2019 15:28 3048
ber01-VHDL13_DWOI_181800-1908181800-dsw--0-ia5 18-Aug-2019 18:28 2058
ber01-VHDL13_DWOI_190200-1908190200-dsw--0-ia5 19-Aug-2019 02:28 2134
ber01-VHDL13_DWON_170512-1908170512-dsw--0-ia5 17-Aug-2019 05:12 3849
ber01-VHDL13_DWON_170655-1908170655-dsw--0-ia5 17-Aug-2019 06:55 3880
ber01-VHDL13_DWON_171126-1908171126-dsw--0-ia5 17-Aug-2019 11:26 3767
ber01-VHDL13_DWON_171718-1908171718-dsw--0-ia5 17-Aug-2019 17:18 3976
ber01-VHDL13_DWON_171803-1908171803-dsw--0-ia5 17-Aug-2019 18:03 3976
ber01-VHDL13_DWON_171859-1908171859-dsw--0-ia5 17-Aug-2019 18:59 4003
ber01-VHDL13_DWON_171935-1908171935-dsw--0-ia5 17-Aug-2019 19:35 4003
ber01-VHDL13_DWON_172154-1908172154-dsw--0-ia5 17-Aug-2019 21:54 3962
ber01-VHDL13_DWON_180011-1908180011-dsw--0-ia5 18-Aug-2019 00:11 4519
ber01-VHDL13_DWON_180204-1908180204-dsw--0-ia5 18-Aug-2019 02:04 4294
ber01-VHDL13_DWON_180241-1908180241-dsw--0-ia5 18-Aug-2019 02:41 4294
ber01-VHDL13_DWON_180249-1908180249-dsw--0-ia5 18-Aug-2019 02:49 4294
ber01-VHDL13_DWON_180526-1908180526-dsw--0-ia5 18-Aug-2019 05:26 4046
ber01-VHDL13_DWON_180713-1908180713-dsw--0-ia5 18-Aug-2019 07:13 4794
ber01-VHDL13_DWON_181117-1908181117-dsw--0-ia5 18-Aug-2019 11:17 4578
ber01-VHDL13_DWON_181516-1908181516-dsw--0-ia5 18-Aug-2019 15:16 4586
ber01-VHDL13_DWON_181727-1908181727-dsw--0-ia5 18-Aug-2019 17:27 4099
ber01-VHDL13_DWON_182040-1908182040-dsw--0-ia5 18-Aug-2019 20:40 4585
ber01-VHDL13_DWON_190010-1908190010-dsw--0-ia5 19-Aug-2019 00:11 4369
ber01-VHDL13_DWON_190013-1908190013-dsw--0-ia5 19-Aug-2019 00:13 4369
ber01-VHDL13_DWON_190117-1908190117-dsw--0-ia5 19-Aug-2019 01:17 4369
ber01-VHDL13_DWON_190255-1908190255-dsw--0-ia5 19-Aug-2019 02:55 4369
ber01-VHDL13_DWPG_170400-1908170400-dsw--0-ia5 17-Aug-2019 04:30 2899
ber01-VHDL13_DWPG_170530-1908170530-dsw--0-ia5 17-Aug-2019 05:30 2945
ber01-VHDL13_DWPG_170630-1908170630-dsw--0-ia5 17-Aug-2019 06:30 2945
ber01-VHDL13_DWPG_170750-1908170750-dsw--0-ia5 17-Aug-2019 07:30 2945
ber01-VHDL13_DWPG_170800-1908170800-dsw--0-ia5 17-Aug-2019 08:30 2841
ber01-VHDL13_DWPG_170930-1908170930-dsw--0-ia5 17-Aug-2019 09:30 2841
ber01-VHDL13_DWPG_171030-1908171030-dsw--0-ia5 17-Aug-2019 10:30 2841
ber01-VHDL13_DWPG_171130-1908171130-dsw--0-ia5 17-Aug-2019 11:30 3218
ber01-VHDL13_DWPG_171300-1908171300-dsw--0-ia5 17-Aug-2019 12:30 3242
ber01-VHDL13_DWPG_171330-1908171330-dsw--0-ia5 17-Aug-2019 13:30 3242
ber01-VHDL13_DWPG_171450-1908171450-dsw--0-ia5 17-Aug-2019 14:30 3242
ber01-VHDL13_DWPG_171500-1908171500-dsw--0-ia5 17-Aug-2019 15:30 3130
ber01-VHDL13_DWPG_171630-1908171630-dsw--0-ia5 17-Aug-2019 16:30 3130
ber01-VHDL13_DWPG_171750-1908171750-dsw--0-ia5 17-Aug-2019 17:30 3127
ber01-VHDL13_DWPG_171800-1908171800-dsw--0-ia5 17-Aug-2019 18:30 3122
ber01-VHDL13_DWPG_171930-1908171930-dsw--0-ia5 17-Aug-2019 19:30 3142
ber01-VHDL13_DWPG_180200-1908180200-dsw--0-ia5 18-Aug-2019 02:30 4032
ber01-VHDL13_DWPG_180400-1908180400-dsw--0-ia5 18-Aug-2019 04:30 3858
ber01-VHDL13_DWPG_180530-1908180530-dsw--0-ia5 18-Aug-2019 05:30 3857
ber01-VHDL13_DWPG_180630-1908180630-dsw--0-ia5 18-Aug-2019 06:30 3857
ber01-VHDL13_DWPG_180750-1908180750-dsw--0-ia5 18-Aug-2019 07:30 3857
ber01-VHDL13_DWPG_180800-1908180800-dsw--0-ia5 18-Aug-2019 08:30 3909
ber01-VHDL13_DWPG_180930-1908180930-dsw--0-ia5 18-Aug-2019 09:30 3909
ber01-VHDL13_DWPG_181030-1908181030-dsw--0-ia5 18-Aug-2019 10:30 3914
ber01-VHDL13_DWPG_181130-1908181130-dsw--0-ia5 18-Aug-2019 11:30 3914
ber01-VHDL13_DWPG_181300-1908181300-dsw--0-ia5 18-Aug-2019 12:30 3852
ber01-VHDL13_DWPG_181300_COR-1908181300-dsw--0-ia5 18-Aug-2019 14:49 3825
ber01-VHDL13_DWPG_181330-1908181330-dsw--0-ia5 18-Aug-2019 13:30 3852
ber01-VHDL13_DWPG_181450-1908181450-dsw--0-ia5 18-Aug-2019 14:30 3852
ber01-VHDL13_DWPG_181500-1908181500-dsw--0-ia5 18-Aug-2019 15:30 3704
ber01-VHDL13_DWPG_181630-1908181630-dsw--0-ia5 18-Aug-2019 16:30 3704
ber01-VHDL13_DWPG_181750-1908181750-dsw--0-ia5 18-Aug-2019 17:30 3704
ber01-VHDL13_DWPG_181800-1908181800-dsw--0-ia5 18-Aug-2019 18:30 2799
ber01-VHDL13_DWPG_181800_COR-1908181800-dsw--0-ia5 18-Aug-2019 18:52 2967
ber01-VHDL13_DWPG_181930-1908181930-dsw--0-ia5 18-Aug-2019 19:30 2963
ber01-VHDL13_DWPG_190200-1908190200-dsw--0-ia5 19-Aug-2019 02:30 2605
ber01-VHDL13_DWPH_170400-1908170400-dsw--0-ia5 17-Aug-2019 04:30 1919
ber01-VHDL13_DWPH_170530-1908170530-dsw--0-ia5 17-Aug-2019 05:30 1919
ber01-VHDL13_DWPH_170630-1908170630-dsw--0-ia5 17-Aug-2019 06:30 2139
ber01-VHDL13_DWPH_170750-1908170750-dsw--0-ia5 17-Aug-2019 07:30 2139
ber01-VHDL13_DWPH_170800-1908170800-dsw--0-ia5 17-Aug-2019 08:30 2125
ber01-VHDL13_DWPH_170930-1908170930-dsw--0-ia5 17-Aug-2019 09:30 2125
ber01-VHDL13_DWPH_171030-1908171030-dsw--0-ia5 17-Aug-2019 10:30 2125
ber01-VHDL13_DWPH_171130-1908171130-dsw--0-ia5 17-Aug-2019 11:30 2132
ber01-VHDL13_DWPH_171300-1908171300-dsw--0-ia5 17-Aug-2019 12:30 2247
ber01-VHDL13_DWPH_171330-1908171330-dsw--0-ia5 17-Aug-2019 13:30 2247
ber01-VHDL13_DWPH_171450-1908171450-dsw--0-ia5 17-Aug-2019 14:30 2247
ber01-VHDL13_DWPH_171500-1908171500-dsw--0-ia5 17-Aug-2019 15:30 2235
ber01-VHDL13_DWPH_171630-1908171630-dsw--0-ia5 17-Aug-2019 16:30 2235
ber01-VHDL13_DWPH_171750-1908171750-dsw--0-ia5 17-Aug-2019 17:30 2231
ber01-VHDL13_DWPH_171800-1908171800-dsw--0-ia5 17-Aug-2019 18:30 2004
ber01-VHDL13_DWPH_171930-1908171930-dsw--0-ia5 17-Aug-2019 19:30 2004
ber01-VHDL13_DWPH_180200-1908180200-dsw--0-ia5 18-Aug-2019 02:30 2379
ber01-VHDL13_DWPH_180400-1908180400-dsw--0-ia5 18-Aug-2019 04:30 2306
ber01-VHDL13_DWPH_180530-1908180530-dsw--0-ia5 18-Aug-2019 05:30 2306
ber01-VHDL13_DWPH_180630-1908180630-dsw--0-ia5 18-Aug-2019 06:30 2306
ber01-VHDL13_DWPH_180750-1908180750-dsw--0-ia5 18-Aug-2019 07:30 2306
ber01-VHDL13_DWPH_180800-1908180800-dsw--0-ia5 18-Aug-2019 08:30 2404
ber01-VHDL13_DWPH_180930-1908180930-dsw--0-ia5 18-Aug-2019 09:30 2404
ber01-VHDL13_DWPH_181030-1908181030-dsw--0-ia5 18-Aug-2019 10:30 2290
ber01-VHDL13_DWPH_181130-1908181130-dsw--0-ia5 18-Aug-2019 11:30 2290
ber01-VHDL13_DWPH_181300-1908181300-dsw--0-ia5 18-Aug-2019 12:30 2292
ber01-VHDL13_DWPH_181330-1908181330-dsw--0-ia5 18-Aug-2019 13:30 2292
ber01-VHDL13_DWPH_181450-1908181450-dsw--0-ia5 18-Aug-2019 14:30 2292
ber01-VHDL13_DWPH_181500-1908181500-dsw--0-ia5 18-Aug-2019 15:30 2381
ber01-VHDL13_DWPH_181630-1908181630-dsw--0-ia5 18-Aug-2019 16:30 2381
ber01-VHDL13_DWPH_181750-1908181750-dsw--0-ia5 18-Aug-2019 17:30 2381
ber01-VHDL13_DWPH_181800-1908181800-dsw--0-ia5 18-Aug-2019 18:30 1987
ber01-VHDL13_DWPH_181930-1908181930-dsw--0-ia5 18-Aug-2019 19:30 1987
ber01-VHDL13_DWPH_190200-1908190200-dsw--0-ia5 19-Aug-2019 02:30 1954
ber01-VHDL13_DWSG_170400-1908170400-dsw--0-ia5 17-Aug-2019 04:30 3438
ber01-VHDL13_DWSG_170800-1908170800-dsw--0-ia5 17-Aug-2019 08:30 3431
ber01-VHDL13_DWSG_171300-1908171300-dsw--0-ia5 17-Aug-2019 12:30 3476
ber01-VHDL13_DWSG_171800-1908171800-dsw--0-ia5 17-Aug-2019 18:30 3299
ber01-VHDL13_DWSG_180200-1908180200-dsw--0-ia5 18-Aug-2019 02:30 3096
ber01-VHDL13_DWSG_180400-1908180400-dsw--0-ia5 18-Aug-2019 04:30 3218
ber01-VHDL13_DWSG_180800-1908180800-dsw--0-ia5 18-Aug-2019 08:30 3195
ber01-VHDL13_DWSG_181300-1908181300-dsw--0-ia5 18-Aug-2019 12:30 3471
ber01-VHDL13_DWSG_181800-1908181800-dsw--0-ia5 18-Aug-2019 18:30 2991
ber01-VHDL13_DWSG_190200-1908190200-dsw--0-ia5 19-Aug-2019 02:30 2222
ber01-VHDL13_DWSN_170400-1908170400-dsw--0-ia5 17-Aug-2019 04:30 2664
ber01-VHDL13_DWSN_170800-1908170800-dsw--0-ia5 17-Aug-2019 08:30 2660
ber01-VHDL13_DWSN_171800-1908171800-dsw--0-ia5 17-Aug-2019 18:30 2586
ber01-VHDL13_DWSN_180200-1908180200-dsw--0-ia5 18-Aug-2019 02:30 2582
ber01-VHDL13_DWSN_180400-1908180400-dsw--0-ia5 18-Aug-2019 04:30 2517
ber01-VHDL13_DWSN_180800-1908180800-dsw--0-ia5 18-Aug-2019 08:30 2526
ber01-VHDL13_DWSN_181300-1908181300-dsw--0-ia5 18-Aug-2019 13:30 2502
ber01-VHDL13_DWSN_181800-1908181800-dsw--0-ia5 18-Aug-2019 18:30 2355
ber01-VHDL13_DWSN_190200-1908190200-dsw--0-ia5 19-Aug-2019 02:30 2342
ber01-VHDL13_DWSO_170400-1908170400-dsw--0-ia5 17-Aug-2019 04:30 3403
ber01-VHDL13_DWSO_170800-1908170800-dsw--0-ia5 17-Aug-2019 08:30 3370
ber01-VHDL13_DWSO_171300-1908171300-dsw--0-ia5 17-Aug-2019 13:30 3347
ber01-VHDL13_DWSO_171800-1908171800-dsw--0-ia5 17-Aug-2019 18:30 3189
ber01-VHDL13_DWSO_180200-1908180200-dsw--0-ia5 18-Aug-2019 02:30 3072
ber01-VHDL13_DWSO_180400-1908180400-dsw--0-ia5 18-Aug-2019 04:30 3060
ber01-VHDL13_DWSO_180800-1908180800-dsw--0-ia5 18-Aug-2019 08:30 3023
ber01-VHDL13_DWSO_181300-1908181300-dsw--0-ia5 18-Aug-2019 13:30 3208
ber01-VHDL13_DWSO_181800-1908181800-dsw--0-ia5 18-Aug-2019 18:30 2813
ber01-VHDL13_DWSO_190200-1908190200-dsw--0-ia5 19-Aug-2019 02:30 2763
ber01-VHDL13_DWSP_170400-1908170400-dsw--0-ia5 17-Aug-2019 04:30 2550
ber01-VHDL13_DWSP_170800-1908170800-dsw--0-ia5 17-Aug-2019 08:30 2552
ber01-VHDL13_DWSP_171300-1908171300-dsw--0-ia5 17-Aug-2019 13:30 2524
ber01-VHDL13_DWSP_171800-1908171800-dsw--0-ia5 17-Aug-2019 18:30 2444
ber01-VHDL13_DWSP_180200-1908180200-dsw--0-ia5 18-Aug-2019 02:30 2502
ber01-VHDL13_DWSP_180400-1908180400-dsw--0-ia5 18-Aug-2019 04:30 2449
ber01-VHDL13_DWSP_180800-1908180800-dsw--0-ia5 18-Aug-2019 08:30 2496
ber01-VHDL13_DWSP_181300-1908181300-dsw--0-ia5 18-Aug-2019 13:30 2741
ber01-VHDL13_DWSP_181800-1908181800-dsw--0-ia5 18-Aug-2019 18:30 2410
ber01-VHDL13_DWSP_190200-1908190200-dsw--0-ia5 19-Aug-2019 02:30 2471
ber01-VHDL17_DWOG_171200-1908171200-dsw--0-ia5 17-Aug-2019 11:59 3553
ber01-VHDL17_DWOG_181200-1908181200-dsw--0-ia5 18-Aug-2019 10:58 2920
ber01-VHDL20_DWHG_170400-1908170400-dsw--0-ia5 17-Aug-2019 04:45 4121
ber01-VHDL20_DWHG_170800-1908170800-dsw--0-ia5 17-Aug-2019 08:45 4226
ber01-VHDL20_DWHG_171300-1908171300-dsw--0-ia5 17-Aug-2019 13:45 4101
ber01-VHDL20_DWHG_171800-1908171800-dsw--0-ia5 17-Aug-2019 18:45 3980
ber01-VHDL20_DWHG_171800_COR-1908171800-dsw--0-ia5 17-Aug-2019 19:07 3988
ber01-VHDL20_DWHG_180200-1908180200-dsw--0-ia5 18-Aug-2019 02:45 4490
ber01-VHDL20_DWHG_180400-1908180400-dsw--0-ia5 18-Aug-2019 04:45 4467
ber01-VHDL20_DWHG_180800-1908180800-dsw--0-ia5 18-Aug-2019 08:45 4773
ber01-VHDL20_DWHG_181300-1908181300-dsw--0-ia5 18-Aug-2019 13:45 5043
ber01-VHDL20_DWHG_181800-1908181800-dsw--0-ia5 18-Aug-2019 18:45 4114
ber01-VHDL20_DWHG_190200-1908190200-dsw--0-ia5 19-Aug-2019 02:45 4127
ber01-VHDL20_DWHH_170400-1908170400-dsw--0-ia5 17-Aug-2019 04:45 3565
ber01-VHDL20_DWHH_170800-1908170800-dsw--0-ia5 17-Aug-2019 08:45 3405
ber01-VHDL20_DWHH_171300-1908171300-dsw--0-ia5 17-Aug-2019 13:45 3291
ber01-VHDL20_DWHH_171800-1908171800-dsw--0-ia5 17-Aug-2019 18:45 3020
ber01-VHDL20_DWHH_180200-1908180200-dsw--0-ia5 18-Aug-2019 02:45 3395
ber01-VHDL20_DWHH_180400-1908180400-dsw--0-ia5 18-Aug-2019 04:45 3318
ber01-VHDL20_DWHH_180800-1908180800-dsw--0-ia5 18-Aug-2019 08:45 3808
ber01-VHDL20_DWHH_181300-1908181300-dsw--0-ia5 18-Aug-2019 13:45 4175
ber01-VHDL20_DWHH_181800-1908181800-dsw--0-ia5 18-Aug-2019 18:45 3299
ber01-VHDL20_DWHH_190200-1908190200-dsw--0-ia5 19-Aug-2019 02:45 3357
gts01-VHDL12_DWON_170530-1908170530-afsv--57-ia5 17-Aug-2019 05:30 3447
gts01-VHDL12_DWON_170815-1908170815-afsv--32-ia5 17-Aug-2019 08:15 3482
gts01-VHDL12_DWON_171330-1908171230-afsv--87-ia5 17-Aug-2019 12:30 3365
gts01-VHDL12_DWON_171815-1908171745-afsv--25-ia5 17-Aug-2019 17:45 3578
gts01-VHDL12_DWON_180115-1908180145-afsv--59-ia5 18-Aug-2019 01:45 4055
gts01-VHDL12_DWON_180530-1908180530-afsv--92-ia5 18-Aug-2019 05:30 3579
gts01-VHDL12_DWON_180815-1908180815-afsv--74-ia5 18-Aug-2019 08:15 4352
gts01-VHDL12_DWON_181330-1908181230-afsv--24-ia5 18-Aug-2019 12:30 4129
gts01-VHDL12_DWON_181815-1908181745-afsv--88-ia5 18-Aug-2019 17:45 3635
gts01-VHDL12_DWON_190115-1908190145-afsv--13-ia5 19-Aug-2019 01:45 4008
pid-VHDL12_DWEH_180200-1908180200-dsw--0-ia5 18-Aug-2019 02:28 2412
pid-VHDL12_DWEH_190200-1908190200-dsw--0-ia5 19-Aug-2019 02:28 1694
pid-VHDL12_DWHG_170400-1908170400-dsw--0-ia5 17-Aug-2019 04:30 2012
pid-VHDL12_DWHG_180200-1908180200-dsw--0-ia5 18-Aug-2019 02:30 2393
pid-VHDL12_DWHG_180400-1908180400-dsw--0-ia5 18-Aug-2019 04:30 2359
pid-VHDL12_DWHG_190200-1908190200-dsw--0-ia5 19-Aug-2019 02:30 2043
pid-VHDL12_DWHH_170400-1908170400-dsw--0-ia5 17-Aug-2019 04:30 2218
pid-VHDL12_DWHH_180200-1908180200-dsw--0-ia5 18-Aug-2019 02:30 2037
pid-VHDL12_DWHH_180400-1908180400-dsw--0-ia5 18-Aug-2019 04:30 1951
pid-VHDL12_DWHH_190200-1908190200-dsw--0-ia5 19-Aug-2019 02:30 2036
pid-VHDL12_DWLG_170400-1908170400-dsw--0-ia5 17-Aug-2019 04:30 1969
pid-VHDL12_DWLG_170400_COR-1908170400-dsw--0-ia5 17-Aug-2019 04:33 2010
pid-VHDL12_DWLG_170800-1908170800-dsw--0-ia5 17-Aug-2019 08:30 2480
pid-VHDL12_DWLG_171300-1908171300-dsw--0-ia5 17-Aug-2019 12:30 2497
pid-VHDL12_DWLG_171800-1908171800-dsw--0-ia5 17-Aug-2019 18:30 2110
pid-VHDL12_DWLG_180200-1908180200-dsw--0-ia5 18-Aug-2019 02:30 2691
pid-VHDL12_DWLG_180400-1908180400-dsw--0-ia5 18-Aug-2019 04:30 2713
pid-VHDL12_DWLG_180800-1908180800-dsw--0-ia5 18-Aug-2019 08:30 2821
pid-VHDL12_DWLG_181300-1908181300-dsw--0-ia5 18-Aug-2019 12:30 2581
pid-VHDL12_DWLG_181800-1908181800-dsw--0-ia5 18-Aug-2019 18:30 1574
pid-VHDL12_DWLG_190200-1908190200-dsw--0-ia5 19-Aug-2019 02:30 2201
pid-VHDL12_DWLH_170400-1908170400-dsw--0-ia5 17-Aug-2019 04:30 2165
pid-VHDL12_DWLH_170800-1908170800-dsw--0-ia5 17-Aug-2019 08:30 3198
pid-VHDL12_DWLH_171300-1908171300-dsw--0-ia5 17-Aug-2019 12:30 3151
pid-VHDL12_DWLH_171800-1908171800-dsw--0-ia5 17-Aug-2019 18:30 2449
pid-VHDL12_DWLH_180200-1908180200-dsw--0-ia5 18-Aug-2019 02:30 3324
pid-VHDL12_DWLH_180400-1908180400-dsw--0-ia5 18-Aug-2019 04:30 2925
pid-VHDL12_DWLH_180800-1908180800-dsw--0-ia5 18-Aug-2019 08:30 2831
pid-VHDL12_DWLH_181300-1908181300-dsw--0-ia5 18-Aug-2019 12:30 2416
pid-VHDL12_DWLH_181800-1908181800-dsw--0-ia5 18-Aug-2019 18:30 1496
pid-VHDL12_DWLH_190200-1908190200-dsw--0-ia5 19-Aug-2019 02:30 1727
pid-VHDL12_DWLI_170400-1908170400-dsw--0-ia5 17-Aug-2019 04:30 2384
pid-VHDL12_DWLI_170800-1908170800-dsw--0-ia5 17-Aug-2019 08:30 2913
pid-VHDL12_DWLI_171300-1908171300-dsw--0-ia5 17-Aug-2019 12:30 2928
pid-VHDL12_DWLI_171800-1908171800-dsw--0-ia5 17-Aug-2019 18:30 2104
pid-VHDL12_DWLI_180200-1908180200-dsw--0-ia5 18-Aug-2019 02:30 2816
pid-VHDL12_DWLI_180400-1908180400-dsw--0-ia5 18-Aug-2019 04:30 2667
pid-VHDL12_DWLI_180800-1908180800-dsw--0-ia5 18-Aug-2019 08:30 2664
pid-VHDL12_DWLI_181300-1908181300-dsw--0-ia5 18-Aug-2019 12:30 2384
pid-VHDL12_DWLI_181800-1908181800-dsw--0-ia5 18-Aug-2019 18:30 1483
pid-VHDL12_DWLI_190200-1908190200-dsw--0-ia5 19-Aug-2019 02:30 1715
pid-VHDL12_DWMG_170400-1908170400-dsw--0-ia5 17-Aug-2019 04:30 2487
pid-VHDL12_DWMG_170800-1908170800-dsw--0-ia5 17-Aug-2019 08:30 3094
pid-VHDL12_DWMG_171300-1908171300-dsw--0-ia5 17-Aug-2019 12:30 3013
pid-VHDL12_DWMG_171800-1908171800-dsw--0-ia5 17-Aug-2019 18:30 2659
pid-VHDL12_DWMG_180200-1908180200-dsw--0-ia5 18-Aug-2019 02:30 2545
pid-VHDL12_DWMG_180400-1908180400-dsw--0-ia5 18-Aug-2019 04:30 2525
pid-VHDL12_DWMG_180800-1908180800-dsw--0-ia5 18-Aug-2019 08:30 3125
pid-VHDL12_DWMG_181300-1908181300-dsw--0-ia5 18-Aug-2019 12:30 3099
pid-VHDL12_DWMG_181800-1908181800-dsw--0-ia5 18-Aug-2019 18:30 2197
pid-VHDL12_DWMG_190200-1908190200-dsw--0-ia5 19-Aug-2019 02:30 2205
pid-VHDL12_DWOG_180100-1908180100-dsw--0-ia5 18-Aug-2019 01:45 5318
pid-VHDL12_DWOG_180300-1908180300-dsw--0-ia5 18-Aug-2019 03:00 4916
pid-VHDL12_DWOG_190100-1908190100-dsw--0-ia5 19-Aug-2019 01:45 4162
pid-VHDL12_DWOG_190300-1908190300-dsw--0-ia5 19-Aug-2019 03:00 4162
pid-VHDL12_DWOH_180200-1908180200-dsw--0-ia5 18-Aug-2019 02:28 2472
pid-VHDL12_DWOH_190200-1908190200-dsw--0-ia5 19-Aug-2019 02:28 1762
pid-VHDL12_DWOI_180200-1908180200-dsw--0-ia5 18-Aug-2019 02:28 2561
pid-VHDL12_DWOI_190200-1908190200-dsw--0-ia5 19-Aug-2019 02:28 1862
pid-VHDL12_DWSG_180200-1908180200-dsw--0-ia5 18-Aug-2019 02:30 2836
pid-VHDL12_DWSG_190200-1908190200-dsw--0-ia5 19-Aug-2019 02:30 1913
swis2-VHDL20_DWEG_170400-1908170400-dsw--0-ia5 17-Aug-2019 05:15 4140
swis2-VHDL20_DWEG_170800-1908170800-dsw--0-ia5 17-Aug-2019 08:45 4586
swis2-VHDL20_DWEG_171300-1908171300-dsw--0-ia5 17-Aug-2019 12:45 4544
swis2-VHDL20_DWEG_171500-1908171500-dsw--0-ia5 17-Aug-2019 15:45 4435
swis2-VHDL20_DWEG_171800-1908171800-dsw--0-ia5 17-Aug-2019 18:45 4237
swis2-VHDL20_DWEG_180200-1908180200-dsw--0-ia5 18-Aug-2019 02:45 4347
swis2-VHDL20_DWEG_180400-1908180400-dsw--0-ia5 18-Aug-2019 05:15 4364
swis2-VHDL20_DWEG_180800-1908180800-dsw--0-ia5 18-Aug-2019 08:45 4317
swis2-VHDL20_DWEG_181300-1908181300-dsw--0-ia5 18-Aug-2019 12:45 4263
swis2-VHDL20_DWEG_181500-1908181500-dsw--0-ia5 18-Aug-2019 15:45 4527
swis2-VHDL20_DWEG_181800-1908181800-dsw--0-ia5 18-Aug-2019 18:45 3812
swis2-VHDL20_DWEG_190200-1908190200-dsw--0-ia5 19-Aug-2019 02:45 3520
swis2-VHDL20_DWEH_170400-1908170400-dsw--0-ia5 17-Aug-2019 05:15 3979
swis2-VHDL20_DWEH_170800-1908170800-dsw--0-ia5 17-Aug-2019 08:45 4185
swis2-VHDL20_DWEH_171300-1908171300-dsw--0-ia5 17-Aug-2019 12:45 4233
swis2-VHDL20_DWEH_171500-1908171500-dsw--0-ia5 17-Aug-2019 15:45 4043
swis2-VHDL20_DWEH_171800-1908171800-dsw--0-ia5 17-Aug-2019 18:45 3925
swis2-VHDL20_DWEH_180200-1908180200-dsw--0-ia5 18-Aug-2019 02:45 4315
swis2-VHDL20_DWEH_180400-1908180400-dsw--0-ia5 18-Aug-2019 05:15 4304
swis2-VHDL20_DWEH_180800-1908180800-dsw--0-ia5 18-Aug-2019 08:45 4330
swis2-VHDL20_DWEH_181300-1908181300-dsw--0-ia5 18-Aug-2019 12:45 4311
swis2-VHDL20_DWEH_181500-1908181500-dsw--0-ia5 18-Aug-2019 15:45 4284
swis2-VHDL20_DWEH_181800-1908181800-dsw--0-ia5 18-Aug-2019 18:45 3391
swis2-VHDL20_DWEH_190200-1908190200-dsw--0-ia5 19-Aug-2019 02:45 3479
swis2-VHDL20_DWEI_170400-1908170400-dsw--0-ia5 17-Aug-2019 05:15 4343
swis2-VHDL20_DWEI_170800-1908170800-dsw--0-ia5 17-Aug-2019 08:45 4790
swis2-VHDL20_DWEI_171300-1908171300-dsw--0-ia5 17-Aug-2019 12:45 4828
swis2-VHDL20_DWEI_171500-1908171500-dsw--0-ia5 17-Aug-2019 15:45 4616
swis2-VHDL20_DWEI_171800-1908171800-dsw--0-ia5 17-Aug-2019 18:45 4406
swis2-VHDL20_DWEI_180200-1908180200-dsw--0-ia5 18-Aug-2019 02:45 4443
swis2-VHDL20_DWEI_180400-1908180400-dsw--0-ia5 18-Aug-2019 05:15 4426
swis2-VHDL20_DWEI_180800-1908180800-dsw--0-ia5 18-Aug-2019 08:45 4431
swis2-VHDL20_DWEI_181300-1908181300-dsw--0-ia5 18-Aug-2019 12:45 4339
swis2-VHDL20_DWEI_181500-1908181500-dsw--0-ia5 18-Aug-2019 15:45 4583
swis2-VHDL20_DWEI_181800-1908181800-dsw--0-ia5 18-Aug-2019 18:45 3593
swis2-VHDL20_DWEI_190200-1908190200-dsw--0-ia5 19-Aug-2019 02:45 3624
swis2-VHDL20_DWHG_170400-1908170400-dsw--0-ia5 17-Aug-2019 04:45 4121
swis2-VHDL20_DWHG_170800-1908170800-dsw--0-ia5 17-Aug-2019 08:45 4226
swis2-VHDL20_DWHG_171300-1908171300-dsw--0-ia5 17-Aug-2019 13:45 4101
swis2-VHDL20_DWHG_171800-1908171800-dsw--0-ia5 17-Aug-2019 18:45 3980
swis2-VHDL20_DWHG_171800_COR-1908171800-dsw--0-ia5 17-Aug-2019 19:07 3988
swis2-VHDL20_DWHG_180200-1908180200-dsw--0-ia5 18-Aug-2019 02:45 4490
swis2-VHDL20_DWHG_180400-1908180400-dsw--0-ia5 18-Aug-2019 04:45 4467
swis2-VHDL20_DWHG_180800-1908180800-dsw--0-ia5 18-Aug-2019 08:45 4773
swis2-VHDL20_DWHG_181300-1908181300-dsw--0-ia5 18-Aug-2019 13:45 5043
swis2-VHDL20_DWHG_181800-1908181800-dsw--0-ia5 18-Aug-2019 18:45 4114
swis2-VHDL20_DWHG_190200-1908190200-dsw--0-ia5 19-Aug-2019 02:45 4127
swis2-VHDL20_DWHH_170400-1908170400-dsw--0-ia5 17-Aug-2019 04:45 3565
swis2-VHDL20_DWHH_170800-1908170800-dsw--0-ia5 17-Aug-2019 08:45 3405
swis2-VHDL20_DWHH_171300-1908171300-dsw--0-ia5 17-Aug-2019 13:45 3291
swis2-VHDL20_DWHH_171800-1908171800-dsw--0-ia5 17-Aug-2019 18:45 3020
swis2-VHDL20_DWHH_180200-1908180200-dsw--0-ia5 18-Aug-2019 02:45 3395
swis2-VHDL20_DWHH_180400-1908180400-dsw--0-ia5 18-Aug-2019 04:45 3318
swis2-VHDL20_DWHH_180800-1908180800-dsw--0-ia5 18-Aug-2019 08:45 3808
swis2-VHDL20_DWHH_181300-1908181300-dsw--0-ia5 18-Aug-2019 13:45 4175
swis2-VHDL20_DWHH_181800-1908181800-dsw--0-ia5 18-Aug-2019 18:45 3299
swis2-VHDL20_DWHH_190200-1908190200-dsw--0-ia5 19-Aug-2019 02:45 3357
swis2-VHDL20_DWLG_170400-1908170400-dsw--0-ia5 17-Aug-2019 04:45 3957
swis2-VHDL20_DWLG_170800-1908170800-dsw--0-ia5 17-Aug-2019 08:45 4391
swis2-VHDL20_DWLG_171300-1908171300-dsw--0-ia5 17-Aug-2019 12:45 4408
swis2-VHDL20_DWLG_171800-1908171800-dsw--0-ia5 17-Aug-2019 18:45 3993
swis2-VHDL20_DWLG_180200-1908180200-dsw--0-ia5 18-Aug-2019 02:45 4554
swis2-VHDL20_DWLG_180400-1908180400-dsw--0-ia5 18-Aug-2019 04:45 4576
swis2-VHDL20_DWLG_180800-1908180800-dsw--0-ia5 18-Aug-2019 08:45 4672
swis2-VHDL20_DWLG_181300-1908181300-dsw--0-ia5 18-Aug-2019 12:45 4432
swis2-VHDL20_DWLG_181800-1908181800-dsw--0-ia5 18-Aug-2019 18:45 3393
swis2-VHDL20_DWLG_190200-1908190200-dsw--0-ia5 19-Aug-2019 02:45 4014
swis2-VHDL20_DWLH_170400-1908170400-dsw--0-ia5 17-Aug-2019 04:45 4054
swis2-VHDL20_DWLH_170800-1908170800-dsw--0-ia5 17-Aug-2019 08:45 5085
swis2-VHDL20_DWLH_171300-1908171300-dsw--0-ia5 17-Aug-2019 12:45 5038
swis2-VHDL20_DWLH_171800-1908171800-dsw--0-ia5 17-Aug-2019 18:45 4309
swis2-VHDL20_DWLH_180200-1908180200-dsw--0-ia5 18-Aug-2019 02:45 5129
swis2-VHDL20_DWLH_180400-1908180400-dsw--0-ia5 18-Aug-2019 04:45 4730
swis2-VHDL20_DWLH_180800-1908180800-dsw--0-ia5 18-Aug-2019 08:45 4636
swis2-VHDL20_DWLH_181300-1908181300-dsw--0-ia5 18-Aug-2019 12:45 4221
swis2-VHDL20_DWLH_181800-1908181800-dsw--0-ia5 18-Aug-2019 18:45 3276
swis2-VHDL20_DWLH_190200-1908190200-dsw--0-ia5 19-Aug-2019 02:45 3538
swis2-VHDL20_DWLI_170400-1908170400-dsw--0-ia5 17-Aug-2019 04:45 4296
swis2-VHDL20_DWLI_170800-1908170800-dsw--0-ia5 17-Aug-2019 08:45 4806
swis2-VHDL20_DWLI_171300-1908171300-dsw--0-ia5 17-Aug-2019 12:45 4821
swis2-VHDL20_DWLI_171800-1908171800-dsw--0-ia5 17-Aug-2019 18:45 3974
swis2-VHDL20_DWLI_180200-1908180200-dsw--0-ia5 18-Aug-2019 02:45 4624
swis2-VHDL20_DWLI_180400-1908180400-dsw--0-ia5 18-Aug-2019 04:45 4475
swis2-VHDL20_DWLI_180800-1908180800-dsw--0-ia5 18-Aug-2019 08:45 4472
swis2-VHDL20_DWLI_181300-1908181300-dsw--0-ia5 18-Aug-2019 12:45 4192
swis2-VHDL20_DWLI_181800-1908181800-dsw--0-ia5 18-Aug-2019 18:45 3267
swis2-VHDL20_DWLI_190200-1908190200-dsw--0-ia5 19-Aug-2019 02:45 3528
swis2-VHDL20_DWMG_170400-1908170400-dsw--0-ia5 17-Aug-2019 04:45 5250
swis2-VHDL20_DWMG_170800-1908170800-dsw--0-ia5 17-Aug-2019 08:45 5857
swis2-VHDL20_DWMG_171300-1908171300-dsw--0-ia5 17-Aug-2019 12:45 5776
swis2-VHDL20_DWMG_171800-1908171800-dsw--0-ia5 17-Aug-2019 18:45 5473
swis2-VHDL20_DWMG_180200-1908180200-dsw--0-ia5 18-Aug-2019 02:45 5187
swis2-VHDL20_DWMG_180400-1908180400-dsw--0-ia5 18-Aug-2019 04:45 5175
swis2-VHDL20_DWMG_180800-1908180800-dsw--0-ia5 18-Aug-2019 08:45 5892
swis2-VHDL20_DWMG_181300-1908181300-dsw--0-ia5 18-Aug-2019 12:45 5866
swis2-VHDL20_DWMG_181800-1908181800-dsw--0-ia5 18-Aug-2019 18:45 4964
swis2-VHDL20_DWMG_190200-1908190200-dsw--0-ia5 19-Aug-2019 02:45 5044
swis2-VHDL20_DWMO_170400-1908170400-dsw--0-ia5 17-Aug-2019 04:45 5011
swis2-VHDL20_DWMO_170800-1908170800-dsw--0-ia5 17-Aug-2019 08:45 5384
swis2-VHDL20_DWMO_171300-1908171300-dsw--0-ia5 17-Aug-2019 12:45 5372
swis2-VHDL20_DWMO_171800-1908171800-dsw--0-ia5 17-Aug-2019 18:45 4890
swis2-VHDL20_DWMO_180200-1908180200-dsw--0-ia5 18-Aug-2019 02:45 4860
swis2-VHDL20_DWMO_180400-1908180400-dsw--0-ia5 18-Aug-2019 04:45 4845
swis2-VHDL20_DWMO_180800-1908180800-dsw--0-ia5 18-Aug-2019 08:45 5466
swis2-VHDL20_DWMO_181300-1908181300-dsw--0-ia5 18-Aug-2019 12:45 5443
swis2-VHDL20_DWMO_181800-1908181800-dsw--0-ia5 18-Aug-2019 18:45 4560
swis2-VHDL20_DWMO_190200-1908190200-dsw--0-ia5 19-Aug-2019 02:45 4200
swis2-VHDL20_DWMP_170400-1908170400-dsw--0-ia5 17-Aug-2019 04:45 5346
swis2-VHDL20_DWMP_170800-1908170800-dsw--0-ia5 17-Aug-2019 08:45 5550
swis2-VHDL20_DWMP_171300-1908171300-dsw--0-ia5 17-Aug-2019 12:45 5472
swis2-VHDL20_DWMP_171800-1908171800-dsw--0-ia5 17-Aug-2019 18:45 5316
swis2-VHDL20_DWMP_180200-1908180200-dsw--0-ia5 18-Aug-2019 02:45 4935
swis2-VHDL20_DWMP_180400-1908180400-dsw--0-ia5 18-Aug-2019 04:45 4915
swis2-VHDL20_DWMP_180800-1908180800-dsw--0-ia5 18-Aug-2019 08:45 5437
swis2-VHDL20_DWMP_181300-1908181300-dsw--0-ia5 18-Aug-2019 12:45 5417
swis2-VHDL20_DWMP_181800-1908181800-dsw--0-ia5 18-Aug-2019 18:45 4918
swis2-VHDL20_DWMP_190200-1908190200-dsw--0-ia5 19-Aug-2019 02:45 5071
swis2-VHDL20_DWPG_170400-1908170400-dsw--0-ia5 17-Aug-2019 04:30 3730
swis2-VHDL20_DWPG_170530-1908170530-dsw--0-ia5 17-Aug-2019 05:30 3777
swis2-VHDL20_DWPG_170630-1908170630-dsw--0-ia5 17-Aug-2019 06:30 3777
swis2-VHDL20_DWPG_170750-1908170750-dsw--0-ia5 17-Aug-2019 07:31 3777
swis2-VHDL20_DWPG_170800-1908170800-dsw--0-ia5 17-Aug-2019 08:30 3674
swis2-VHDL20_DWPG_170930-1908170930-dsw--0-ia5 17-Aug-2019 09:30 3674
swis2-VHDL20_DWPG_171030-1908171030-dsw--0-ia5 17-Aug-2019 10:30 3674
swis2-VHDL20_DWPG_171130-1908171130-dsw--0-ia5 17-Aug-2019 11:30 4051
swis2-VHDL20_DWPG_171300-1908171300-dsw--0-ia5 17-Aug-2019 12:30 4045
swis2-VHDL20_DWPG_171330-1908171330-dsw--0-ia5 17-Aug-2019 13:30 4048
swis2-VHDL20_DWPG_171450-1908171450-dsw--0-ia5 17-Aug-2019 14:30 4045
swis2-VHDL20_DWPG_171500-1908171500-dsw--0-ia5 17-Aug-2019 15:31 3933
swis2-VHDL20_DWPG_171630-1908171630-dsw--0-ia5 17-Aug-2019 16:30 3933
swis2-VHDL20_DWPG_171750-1908171750-dsw--0-ia5 17-Aug-2019 17:30 3930
swis2-VHDL20_DWPG_171800-1908171800-dsw--0-ia5 17-Aug-2019 18:31 3955
swis2-VHDL20_DWPG_171930-1908171930-dsw--0-ia5 17-Aug-2019 19:30 3975
swis2-VHDL20_DWPG_180200-1908180200-dsw--0-ia5 18-Aug-2019 02:30 4799
swis2-VHDL20_DWPG_180400-1908180400-dsw--0-ia5 18-Aug-2019 04:30 4622
swis2-VHDL20_DWPG_180530-1908180530-dsw--0-ia5 18-Aug-2019 05:30 4622
swis2-VHDL20_DWPG_180630-1908180630-dsw--0-ia5 18-Aug-2019 06:30 4622
swis2-VHDL20_DWPG_180750-1908180750-dsw--0-ia5 18-Aug-2019 07:30 4622
swis2-VHDL20_DWPG_180800-1908180800-dsw--0-ia5 18-Aug-2019 08:30 4675
swis2-VHDL20_DWPG_180930-1908180930-dsw--0-ia5 18-Aug-2019 09:30 4742
swis2-VHDL20_DWPG_181030-1908181030-dsw--0-ia5 18-Aug-2019 10:30 4747
swis2-VHDL20_DWPG_181130-1908181130-dsw--0-ia5 18-Aug-2019 11:30 4747
swis2-VHDL20_DWPG_181300-1908181300-dsw--0-ia5 18-Aug-2019 12:30 4655
swis2-VHDL20_DWPG_181300_COR-1908181300-dsw--0-ia5 18-Aug-2019 14:50 4628
swis2-VHDL20_DWPG_181330-1908181330-dsw--0-ia5 18-Aug-2019 13:30 4658
swis2-VHDL20_DWPG_181450-1908181450-dsw--0-ia5 18-Aug-2019 14:30 4655
swis2-VHDL20_DWPG_181500-1908181500-dsw--0-ia5 18-Aug-2019 15:30 4507
swis2-VHDL20_DWPG_181630-1908181630-dsw--0-ia5 18-Aug-2019 16:30 4507
swis2-VHDL20_DWPG_181750-1908181750-dsw--0-ia5 18-Aug-2019 17:30 4507
swis2-VHDL20_DWPG_181800-1908181800-dsw--0-ia5 18-Aug-2019 18:30 3632
swis2-VHDL20_DWPG_181800_COR-1908181800-dsw--0-ia5 18-Aug-2019 18:52 3800
swis2-VHDL20_DWPG_181930-1908181930-dsw--0-ia5 18-Aug-2019 19:30 3796
swis2-VHDL20_DWPG_190200-1908190200-dsw--0-ia5 19-Aug-2019 02:30 3375
swis2-VHDL20_DWPH_170400-1908170400-dsw--0-ia5 17-Aug-2019 04:30 2752
swis2-VHDL20_DWPH_170530-1908170530-dsw--0-ia5 17-Aug-2019 05:31 2752
swis2-VHDL20_DWPH_170630-1908170630-dsw--0-ia5 17-Aug-2019 06:30 2972
swis2-VHDL20_DWPH_170750-1908170750-dsw--0-ia5 17-Aug-2019 07:30 2972
swis2-VHDL20_DWPH_170800-1908170800-dsw--0-ia5 17-Aug-2019 08:30 2958
swis2-VHDL20_DWPH_170930-1908170930-dsw--0-ia5 17-Aug-2019 09:30 2958
swis2-VHDL20_DWPH_171030-1908171030-dsw--0-ia5 17-Aug-2019 10:30 2958
swis2-VHDL20_DWPH_171130-1908171130-dsw--0-ia5 17-Aug-2019 11:30 2965
swis2-VHDL20_DWPH_171300-1908171300-dsw--0-ia5 17-Aug-2019 12:30 3080
swis2-VHDL20_DWPH_171330-1908171330-dsw--0-ia5 17-Aug-2019 13:30 3080
swis2-VHDL20_DWPH_171450-1908171450-dsw--0-ia5 17-Aug-2019 14:30 3080
swis2-VHDL20_DWPH_171500-1908171500-dsw--0-ia5 17-Aug-2019 15:30 3068
swis2-VHDL20_DWPH_171630-1908171630-dsw--0-ia5 17-Aug-2019 16:30 3068
swis2-VHDL20_DWPH_171750-1908171750-dsw--0-ia5 17-Aug-2019 17:30 3064
swis2-VHDL20_DWPH_171800-1908171800-dsw--0-ia5 17-Aug-2019 18:30 2837
swis2-VHDL20_DWPH_171930-1908171930-dsw--0-ia5 17-Aug-2019 19:30 2837
swis2-VHDL20_DWPH_180200-1908180200-dsw--0-ia5 18-Aug-2019 02:30 3146
swis2-VHDL20_DWPH_180400-1908180400-dsw--0-ia5 18-Aug-2019 04:30 3072
swis2-VHDL20_DWPH_180530-1908180530-dsw--0-ia5 18-Aug-2019 05:31 3072
swis2-VHDL20_DWPH_180630-1908180630-dsw--0-ia5 18-Aug-2019 06:30 3072
swis2-VHDL20_DWPH_180750-1908180750-dsw--0-ia5 18-Aug-2019 07:30 3072
swis2-VHDL20_DWPH_180800-1908180800-dsw--0-ia5 18-Aug-2019 08:30 3170
swis2-VHDL20_DWPH_180930-1908180930-dsw--0-ia5 18-Aug-2019 09:31 3237
swis2-VHDL20_DWPH_181030-1908181030-dsw--0-ia5 18-Aug-2019 10:30 3123
swis2-VHDL20_DWPH_181130-1908181130-dsw--0-ia5 18-Aug-2019 11:30 3123
swis2-VHDL20_DWPH_181300-1908181300-dsw--0-ia5 18-Aug-2019 12:30 3125
swis2-VHDL20_DWPH_181330-1908181330-dsw--0-ia5 18-Aug-2019 13:30 3125
swis2-VHDL20_DWPH_181450-1908181450-dsw--0-ia5 18-Aug-2019 14:30 3125
swis2-VHDL20_DWPH_181500-1908181500-dsw--0-ia5 18-Aug-2019 15:30 3214
swis2-VHDL20_DWPH_181630-1908181630-dsw--0-ia5 18-Aug-2019 16:30 3214
swis2-VHDL20_DWPH_181750-1908181750-dsw--0-ia5 18-Aug-2019 17:30 3214
swis2-VHDL20_DWPH_181800-1908181800-dsw--0-ia5 18-Aug-2019 18:30 2820
swis2-VHDL20_DWPH_181930-1908181930-dsw--0-ia5 18-Aug-2019 19:30 2820
swis2-VHDL20_DWPH_190200-1908190200-dsw--0-ia5 19-Aug-2019 02:30 2724
swis2-VHDL20_DWSG_170400-1908170400-dsw--0-ia5 17-Aug-2019 04:45 4999
swis2-VHDL20_DWSG_170800-1908170800-dsw--0-ia5 17-Aug-2019 08:45 4991
swis2-VHDL20_DWSG_171300-1908171300-dsw--0-ia5 17-Aug-2019 13:45 5021
swis2-VHDL20_DWSG_171800-1908171800-dsw--0-ia5 17-Aug-2019 18:45 4861
swis2-VHDL20_DWSG_180200-1908180200-dsw--0-ia5 18-Aug-2019 02:45 4657
swis2-VHDL20_DWSG_180400-1908180400-dsw--0-ia5 18-Aug-2019 04:45 4779
swis2-VHDL20_DWSG_180800-1908180800-dsw--0-ia5 18-Aug-2019 08:45 4755
swis2-VHDL20_DWSG_181300-1908181300-dsw--0-ia5 18-Aug-2019 13:45 5033
swis2-VHDL20_DWSG_181800-1908181800-dsw--0-ia5 18-Aug-2019 18:45 4553
swis2-VHDL20_DWSG_190200-1908190200-dsw--0-ia5 19-Aug-2019 02:45 3786