Index of /weather/text_forecasts/txt/
../
FPDL13_DWMZ_250600 25-Apr-2025 10:27:29 2873
FPDL13_DWMZ_260600 26-Apr-2025 10:48:24 3227
SXDL31_DWAV_250800 25-Apr-2025 07:03:29 9313
SXDL31_DWAV_251800 25-Apr-2025 16:52:19 7272
SXDL31_DWAV_260800 26-Apr-2025 08:02:59 12905
SXDL31_DWAV_261800 26-Apr-2025 16:29:10 6015
SXDL31_DWAV_LATEST 26-Apr-2025 16:29:10 6015
SXDL33_DWAV_250000 25-Apr-2025 08:47:35 9368
SXDL33_DWAV_260000 26-Apr-2025 09:38:53 8870
SXDL33_DWAV_LATEST 26-Apr-2025 09:38:53 8870
ber01-FWDL39_DWMS_251230-2504251230-dsw--0-ia5 25-Apr-2025 11:53:27 1498
ber01-FWDL39_DWMS_261230-2504261230-dsw--0-ia5 26-Apr-2025 11:04:57 1920
ber01-VHDL13_DWEH_250200-2504250200-dsw--0-ia5 25-Apr-2025 02:28:11 2568
ber01-VHDL13_DWEH_250400-2504250400-dsw--0-ia5 25-Apr-2025 04:58:11 2505
ber01-VHDL13_DWEH_250800-2504250800-dsw--0-ia5 25-Apr-2025 08:28:13 2395
ber01-VHDL13_DWEH_251800-2504251800-dsw--0-ia5 25-Apr-2025 18:28:11 2154
ber01-VHDL13_DWEH_260200-2504260200-dsw--0-ia5 26-Apr-2025 02:28:10 2462
ber01-VHDL13_DWEH_260400-2504260400-dsw--0-ia5 26-Apr-2025 04:58:13 2420
ber01-VHDL13_DWEH_260400_COR-2504260400-dsw--0-ia5 26-Apr-2025 05:00:27 2259
ber01-VHDL13_DWEH_260800-2504260800-dsw--0-ia5 26-Apr-2025 08:28:11 2150
ber01-VHDL13_DWEH_261800-2504261800-dsw--0-ia5 26-Apr-2025 18:28:12 2006
ber01-VHDL13_DWHG_250200-2504250200-dsw--0-ia5 25-Apr-2025 02:30:07 2659
ber01-VHDL13_DWHG_250400-2504250400-dsw--0-ia5 25-Apr-2025 05:00:11 2654
ber01-VHDL13_DWHG_250800-2504250800-dsw--0-ia5 25-Apr-2025 08:30:09 2424
ber01-VHDL13_DWHG_251800-2504251800-dsw--0-ia5 25-Apr-2025 18:30:06 2200
ber01-VHDL13_DWHG_260200-2504260200-dsw--0-ia5 26-Apr-2025 02:30:06 2296
ber01-VHDL13_DWHG_260400-2504260400-dsw--0-ia5 26-Apr-2025 05:00:11 2296
ber01-VHDL13_DWHG_260800-2504260800-dsw--0-ia5 26-Apr-2025 08:30:09 2143
ber01-VHDL13_DWHG_261800-2504261800-dsw--0-ia5 26-Apr-2025 18:30:08 2455
ber01-VHDL13_DWHH_250200-2504250200-dsw--0-ia5 25-Apr-2025 02:30:07 2426
ber01-VHDL13_DWHH_250400-2504250400-dsw--0-ia5 25-Apr-2025 05:00:11 2409
ber01-VHDL13_DWHH_250800-2504250800-dsw--0-ia5 25-Apr-2025 08:30:08 2357
ber01-VHDL13_DWHH_251800-2504251800-dsw--0-ia5 25-Apr-2025 18:30:06 2138
ber01-VHDL13_DWHH_260200-2504260200-dsw--0-ia5 26-Apr-2025 02:30:06 2363
ber01-VHDL13_DWHH_260400-2504260400-dsw--0-ia5 26-Apr-2025 05:00:11 2363
ber01-VHDL13_DWHH_260800-2504260800-dsw--0-ia5 26-Apr-2025 08:30:11 2084
ber01-VHDL13_DWHH_261800-2504261800-dsw--0-ia5 26-Apr-2025 18:30:08 2265
ber01-VHDL13_DWLG_250200-2504250200-dsw--0-ia5 25-Apr-2025 02:30:03 2049
ber01-VHDL13_DWLG_250400-2504250400-dsw--0-ia5 25-Apr-2025 04:59:57 1890
ber01-VHDL13_DWLG_250800-2504250800-dsw--0-ia5 25-Apr-2025 08:30:01 1826
ber01-VHDL13_DWLG_251800-2504251800-dsw--0-ia5 25-Apr-2025 18:30:02 1550
ber01-VHDL13_DWLG_260200-2504260200-dsw--0-ia5 26-Apr-2025 02:30:02 1756
ber01-VHDL13_DWLG_260200_COR-2504260200-dsw--0-ia5 26-Apr-2025 03:27:42 1886
ber01-VHDL13_DWLG_260400-2504260400-dsw--0-ia5 26-Apr-2025 04:59:57 1374
ber01-VHDL13_DWLG_260800-2504260800-dsw--0-ia5 26-Apr-2025 08:30:01 1371
ber01-VHDL13_DWLG_261800-2504261800-dsw--0-ia5 26-Apr-2025 18:30:01 1263
ber01-VHDL13_DWLH_250200-2504250200-dsw--0-ia5 25-Apr-2025 02:30:03 2148
ber01-VHDL13_DWLH_250400-2504250400-dsw--0-ia5 25-Apr-2025 04:59:57 1939
ber01-VHDL13_DWLH_250800-2504250800-dsw--0-ia5 25-Apr-2025 08:30:01 1886
ber01-VHDL13_DWLH_251800-2504251800-dsw--0-ia5 25-Apr-2025 18:30:02 1586
ber01-VHDL13_DWLH_260200-2504260200-dsw--0-ia5 26-Apr-2025 02:30:02 1724
ber01-VHDL13_DWLH_260400-2504260400-dsw--0-ia5 26-Apr-2025 04:59:57 1346
ber01-VHDL13_DWLH_260800-2504260800-dsw--0-ia5 26-Apr-2025 12:51:07 1429
ber01-VHDL13_DWLH_260800_COR-2504260800-dsw--0-ia5 26-Apr-2025 12:51:56 1433
ber01-VHDL13_DWLH_261800-2504261800-dsw--0-ia5 26-Apr-2025 18:30:01 1266
ber01-VHDL13_DWLI_250200-2504250200-dsw--0-ia5 25-Apr-2025 02:30:03 1968
ber01-VHDL13_DWLI_250400-2504250400-dsw--0-ia5 25-Apr-2025 04:59:57 1902
ber01-VHDL13_DWLI_250800-2504250800-dsw--0-ia5 25-Apr-2025 08:30:01 1872
ber01-VHDL13_DWLI_251800-2504251800-dsw--0-ia5 25-Apr-2025 18:30:02 1602
ber01-VHDL13_DWLI_260200-2504260200-dsw--0-ia5 26-Apr-2025 02:30:02 1943
ber01-VHDL13_DWLI_260200_COR-2504260200-dsw--0-ia5 26-Apr-2025 03:29:41 2051
ber01-VHDL13_DWLI_260400-2504260400-dsw--0-ia5 26-Apr-2025 04:59:57 1384
ber01-VHDL13_DWLI_260800-2504260800-dsw--0-ia5 26-Apr-2025 08:30:01 1381
ber01-VHDL13_DWLI_261800-2504261800-dsw--0-ia5 26-Apr-2025 18:30:01 1219
ber01-VHDL13_DWMG_250200-2504250200-dsw--0-ia5 25-Apr-2025 02:30:01 2579
ber01-VHDL13_DWMG_250400-2504250400-dsw--0-ia5 25-Apr-2025 05:00:01 2579
ber01-VHDL13_DWMG_250800-2504250800-dsw--0-ia5 25-Apr-2025 08:30:01 2911
ber01-VHDL13_DWMG_251800-2504251800-dsw--0-ia5 25-Apr-2025 18:30:06 2542
ber01-VHDL13_DWMG_260200-2504260200-dsw--0-ia5 26-Apr-2025 02:30:02 2810
ber01-VHDL13_DWMG_260400-2504260400-dsw--0-ia5 26-Apr-2025 05:00:07 2716
ber01-VHDL13_DWMG_260800-2504260800-dsw--0-ia5 26-Apr-2025 08:30:01 2802
ber01-VHDL13_DWMG_261800-2504261800-dsw--0-ia5 26-Apr-2025 18:30:01 2412
ber01-VHDL13_DWMO_250200-2504250200-dsw--0-ia5 25-Apr-2025 02:30:01 2367
ber01-VHDL13_DWMO_250400-2504250400-dsw--0-ia5 25-Apr-2025 05:00:01 2367
ber01-VHDL13_DWMO_250800-2504250800-dsw--0-ia5 25-Apr-2025 08:30:01 2554
ber01-VHDL13_DWMO_251800-2504251800-dsw--0-ia5 25-Apr-2025 18:30:06 2205
ber01-VHDL13_DWMO_260200-2504260200-dsw--0-ia5 26-Apr-2025 02:30:02 1995
ber01-VHDL13_DWMO_260400-2504260400-dsw--0-ia5 26-Apr-2025 05:00:07 1974
ber01-VHDL13_DWMO_260800-2504260800-dsw--0-ia5 26-Apr-2025 08:30:01 2012
ber01-VHDL13_DWMO_261800-2504261800-dsw--0-ia5 26-Apr-2025 18:30:01 1649
ber01-VHDL13_DWMP_250200-2504250200-dsw--0-ia5 25-Apr-2025 02:30:01 2476
ber01-VHDL13_DWMP_250400-2504250400-dsw--0-ia5 25-Apr-2025 05:00:07 2476
ber01-VHDL13_DWMP_250800-2504250800-dsw--0-ia5 25-Apr-2025 08:30:01 2887
ber01-VHDL13_DWMP_251800-2504251800-dsw--0-ia5 25-Apr-2025 18:30:06 2530
ber01-VHDL13_DWMP_260200-2504260200-dsw--0-ia5 26-Apr-2025 02:30:02 2864
ber01-VHDL13_DWMP_260400-2504260400-dsw--0-ia5 26-Apr-2025 05:00:07 2871
ber01-VHDL13_DWMP_260800-2504260800-dsw--0-ia5 26-Apr-2025 08:30:01 2829
ber01-VHDL13_DWMP_261800-2504261800-dsw--0-ia5 26-Apr-2025 18:30:01 2381
ber01-VHDL13_DWOG_250300-2504250300-dsw--0-ia5 25-Apr-2025 03:00:03 4226
ber01-VHDL13_DWOG_250800-2504250800-dsw--0-ia5 25-Apr-2025 08:30:03 3583
ber01-VHDL13_DWOG_251700-2504251700-dsw--0-ia5 25-Apr-2025 18:00:02 3067
ber01-VHDL13_DWOG_260300-2504260300-dsw--0-ia5 26-Apr-2025 03:00:03 3982
ber01-VHDL13_DWOG_260800-2504260800-dsw--0-ia5 26-Apr-2025 08:30:09 4058
ber01-VHDL13_DWOG_261700-2504261700-dsw--0-ia5 26-Apr-2025 18:00:02 3607
ber01-VHDL13_DWOH_250200-2504250200-dsw--0-ia5 25-Apr-2025 02:28:07 2600
ber01-VHDL13_DWOH_250400-2504250400-dsw--0-ia5 25-Apr-2025 04:58:07 2524
ber01-VHDL13_DWOH_250800-2504250800-dsw--0-ia5 25-Apr-2025 08:28:07 2329
ber01-VHDL13_DWOH_251800-2504251800-dsw--0-ia5 25-Apr-2025 18:28:09 2119
ber01-VHDL13_DWOH_260200-2504260200-dsw--0-ia5 26-Apr-2025 02:28:06 2380
ber01-VHDL13_DWOH_260400-2504260400-dsw--0-ia5 26-Apr-2025 04:58:07 2338
ber01-VHDL13_DWOH_260400_COR-2504260400-dsw--0-ia5 26-Apr-2025 05:00:27 2227
ber01-VHDL13_DWOH_260800-2504260800-dsw--0-ia5 26-Apr-2025 08:28:11 2126
ber01-VHDL13_DWOH_260800_COR-2504260800-dsw--0-ia5 26-Apr-2025 10:16:57 2121
ber01-VHDL13_DWOH_261800-2504261800-dsw--0-ia5 26-Apr-2025 18:28:06 1985
ber01-VHDL13_DWOI_250200-2504250200-dsw--0-ia5 25-Apr-2025 02:28:11 2563
ber01-VHDL13_DWOI_250400-2504250400-dsw--0-ia5 25-Apr-2025 04:58:11 2480
ber01-VHDL13_DWOI_250800-2504250800-dsw--0-ia5 25-Apr-2025 08:28:07 2492
ber01-VHDL13_DWOI_251800-2504251800-dsw--0-ia5 25-Apr-2025 18:28:09 2445
ber01-VHDL13_DWOI_260200-2504260200-dsw--0-ia5 26-Apr-2025 02:28:10 2655
ber01-VHDL13_DWOI_260400-2504260400-dsw--0-ia5 26-Apr-2025 04:58:13 2608
ber01-VHDL13_DWOI_260400_COR-2504260400-dsw--0-ia5 26-Apr-2025 05:00:27 2531
ber01-VHDL13_DWOI_260800-2504260800-dsw--0-ia5 26-Apr-2025 08:28:07 2440
ber01-VHDL13_DWOI_260800_COR-2504260800-dsw--0-ia5 26-Apr-2025 10:17:17 2435
ber01-VHDL13_DWOI_261800-2504261800-dsw--0-ia5 26-Apr-2025 18:28:06 2165
ber01-VHDL13_DWON_250137-2504250137-dsw--0-ia5 25-Apr-2025 01:37:06 4073
ber01-VHDL13_DWON_250252-2504250252-dsw--0-ia5 25-Apr-2025 02:52:46 4075
ber01-VHDL13_DWON_250254-2504250254-dsw--0-ia5 25-Apr-2025 02:54:16 4057
ber01-VHDL13_DWON_250521-2504250521-dsw--0-ia5 25-Apr-2025 05:21:37 4054
ber01-VHDL13_DWON_250613-2504250613-dsw--0-ia5 25-Apr-2025 06:13:43 3668
ber01-VHDL13_DWON_250803-2504250803-dsw--0-ia5 25-Apr-2025 08:04:02 3611
ber01-VHDL13_DWON_251423-2504251423-dsw--0-ia5 25-Apr-2025 14:23:17 3547
ber01-VHDL13_DWON_251718-2504251718-dsw--0-ia5 25-Apr-2025 17:18:27 3055
ber01-VHDL13_DWON_251809-2504251809-dsw--0-ia5 25-Apr-2025 18:09:16 3152
ber01-VHDL13_DWON_252038-2504252038-dsw--0-ia5 25-Apr-2025 20:38:17 3246
ber01-VHDL13_DWON_252131-2504252131-dsw--0-ia5 25-Apr-2025 21:31:07 3304
ber01-VHDL13_DWON_260008-2504260008-dsw--0-ia5 26-Apr-2025 00:08:32 3731
ber01-VHDL13_DWON_260141-2504260141-dsw--0-ia5 26-Apr-2025 01:41:37 3697
ber01-VHDL13_DWON_260142-2504260142-dsw--0-ia5 26-Apr-2025 01:42:41 3697
ber01-VHDL13_DWON_260243-2504260243-dsw--0-ia5 26-Apr-2025 02:43:51 3697
ber01-VHDL13_DWON_260519-2504260519-dsw--0-ia5 26-Apr-2025 05:19:11 3512
ber01-VHDL13_DWON_260657-2504260657-dsw--0-ia5 26-Apr-2025 06:57:07 3657
ber01-VHDL13_DWON_261423-2504261423-dsw--0-ia5 26-Apr-2025 14:23:33 3432
ber01-VHDL13_DWON_261730-2504261730-dsw--0-ia5 26-Apr-2025 17:30:49 3229
ber01-VHDL13_DWPG_250200-2504250200-dsw--0-ia5 25-Apr-2025 02:30:01 2106
ber01-VHDL13_DWPG_250400-2504250400-dsw--0-ia5 25-Apr-2025 05:00:07 1900
ber01-VHDL13_DWPG_250800-2504250800-dsw--0-ia5 25-Apr-2025 08:30:01 1848
ber01-VHDL13_DWPG_251800-2504251800-dsw--0-ia5 25-Apr-2025 18:30:02 1593
ber01-VHDL13_DWPG_260200-2504260200-dsw--0-ia5 26-Apr-2025 02:30:06 1769
ber01-VHDL13_DWPG_260400-2504260400-dsw--0-ia5 26-Apr-2025 05:00:01 1351
ber01-VHDL13_DWPG_260800-2504260800-dsw--0-ia5 26-Apr-2025 08:30:09 1350
ber01-VHDL13_DWPG_261800-2504261800-dsw--0-ia5 26-Apr-2025 18:30:01 1202
ber01-VHDL13_DWPH_250200-2504250200-dsw--0-ia5 25-Apr-2025 02:30:01 2118
ber01-VHDL13_DWPH_250400-2504250400-dsw--0-ia5 25-Apr-2025 05:00:07 2147
ber01-VHDL13_DWPH_250800-2504250800-dsw--0-ia5 25-Apr-2025 08:30:01 2100
ber01-VHDL13_DWPH_251800-2504251800-dsw--0-ia5 25-Apr-2025 18:30:02 1853
ber01-VHDL13_DWPH_260200-2504260200-dsw--0-ia5 26-Apr-2025 02:30:06 1967
ber01-VHDL13_DWPH_260400-2504260400-dsw--0-ia5 26-Apr-2025 05:00:01 1481
ber01-VHDL13_DWPH_260800-2504260800-dsw--0-ia5 26-Apr-2025 08:30:09 1481
ber01-VHDL13_DWPH_261800-2504261800-dsw--0-ia5 26-Apr-2025 18:30:01 1379
ber01-VHDL13_DWSG_250200-2504250200-dsw--0-ia5 25-Apr-2025 02:30:03 2180
ber01-VHDL13_DWSG_250400-2504250400-dsw--0-ia5 25-Apr-2025 05:00:07 2849
ber01-VHDL13_DWSG_250800-2504250800-dsw--0-ia5 25-Apr-2025 08:30:09 2850
ber01-VHDL13_DWSG_251800-2504251800-dsw--0-ia5 25-Apr-2025 18:30:02 2108
ber01-VHDL13_DWSG_260200-2504260200-dsw--0-ia5 26-Apr-2025 02:30:02 2430
ber01-VHDL13_DWSG_260400-2504260400-dsw--0-ia5 26-Apr-2025 05:00:07 2390
ber01-VHDL13_DWSG_260800-2504260800-dsw--0-ia5 26-Apr-2025 08:30:01 2391
ber01-VHDL13_DWSG_261800-2504261800-dsw--0-ia5 26-Apr-2025 18:30:01 2854
ber01-VHDL13_DWSN_250400-2504250400-dsw--0-ia5 25-Apr-2025 05:00:07 1916
ber01-VHDL13_DWSN_250800-2504250800-dsw--0-ia5 25-Apr-2025 08:30:08 1915
ber01-VHDL13_DWSN_251800-2504251800-dsw--0-ia5 25-Apr-2025 18:30:02 1610
ber01-VHDL13_DWSN_260400-2504260400-dsw--0-ia5 26-Apr-2025 05:00:07 1683
ber01-VHDL13_DWSN_260800-2504260800-dsw--0-ia5 26-Apr-2025 08:30:01 1682
ber01-VHDL13_DWSN_261800-2504261800-dsw--0-ia5 26-Apr-2025 18:30:01 1775
ber01-VHDL13_DWSO_250400-2504250400-dsw--0-ia5 25-Apr-2025 05:00:07 2844
ber01-VHDL13_DWSO_250800-2504250800-dsw--0-ia5 25-Apr-2025 08:30:08 2844
ber01-VHDL13_DWSO_251800-2504251800-dsw--0-ia5 25-Apr-2025 18:30:02 2112
ber01-VHDL13_DWSO_260400-2504260400-dsw--0-ia5 26-Apr-2025 05:00:07 2266
ber01-VHDL13_DWSO_260800-2504260800-dsw--0-ia5 26-Apr-2025 08:30:01 2266
ber01-VHDL13_DWSO_261800-2504261800-dsw--0-ia5 26-Apr-2025 18:30:01 2612
ber01-VHDL13_DWSP_250400-2504250400-dsw--0-ia5 25-Apr-2025 05:00:07 2519
ber01-VHDL13_DWSP_250800-2504250800-dsw--0-ia5 25-Apr-2025 08:30:08 2519
ber01-VHDL13_DWSP_251800-2504251800-dsw--0-ia5 25-Apr-2025 18:30:02 1859
ber01-VHDL13_DWSP_260400-2504260400-dsw--0-ia5 26-Apr-2025 05:00:07 2060
ber01-VHDL13_DWSP_260800-2504260800-dsw--0-ia5 26-Apr-2025 08:30:01 2060
ber01-VHDL13_DWSP_261800-2504261800-dsw--0-ia5 26-Apr-2025 18:30:01 2413
ber01-VHDL17_DWOG_251200-2504251200-dsw--0-ia5 25-Apr-2025 09:21:01 2398
ber01-VHDL17_DWOG_261200-2504261200-dsw--0-ia5 26-Apr-2025 11:32:08 3092
swis2-VHDL20_DWEG_250200-2504250200-dsw--0-ia5 25-Apr-2025 02:45:02 2732
swis2-VHDL20_DWEG_250400-2504250400-dsw--0-ia5 25-Apr-2025 05:15:01 2732
swis2-VHDL20_DWEG_250800-2504250800-dsw--0-ia5 25-Apr-2025 08:45:03 2529
swis2-VHDL20_DWEG_251800-2504251800-dsw--0-ia5 25-Apr-2025 18:45:04 2304
swis2-VHDL20_DWEG_260200-2504260200-dsw--0-ia5 26-Apr-2025 02:45:07 2512
swis2-VHDL20_DWEG_260400-2504260400-dsw--0-ia5 26-Apr-2025 05:15:06 2431
swis2-VHDL20_DWEG_260400_COR-2504260400-dsw--0-ia5 26-Apr-2025 05:00:11 2435
swis2-VHDL20_DWEG_260800-2504260800-dsw--0-ia5 26-Apr-2025 08:45:08 2305
swis2-VHDL20_DWEG_261800-2504261800-dsw--0-ia5 26-Apr-2025 18:45:06 2170
swis2-VHDL20_DWEH_250200-2504250200-dsw--0-ia5 25-Apr-2025 02:45:14 2732
swis2-VHDL20_DWEH_250400-2504250400-dsw--0-ia5 25-Apr-2025 05:15:32 2683
swis2-VHDL20_DWEH_250800-2504250800-dsw--0-ia5 25-Apr-2025 08:45:08 2587
swis2-VHDL20_DWEH_251800-2504251800-dsw--0-ia5 25-Apr-2025 18:45:06 2354
swis2-VHDL20_DWEH_260200-2504260200-dsw--0-ia5 26-Apr-2025 02:45:07 2626
swis2-VHDL20_DWEH_260400-2504260400-dsw--0-ia5 26-Apr-2025 05:15:12 2433
swis2-VHDL20_DWEH_260400_COR-2504260400-dsw--0-ia5 26-Apr-2025 05:00:21 2437
swis2-VHDL20_DWEH_260800-2504260800-dsw--0-ia5 26-Apr-2025 08:45:08 2328
swis2-VHDL20_DWEH_261800-2504261800-dsw--0-ia5 26-Apr-2025 18:45:06 2206
swis2-VHDL20_DWEI_250200-2504250200-dsw--0-ia5 25-Apr-2025 02:45:02 2696
swis2-VHDL20_DWEI_250400-2504250400-dsw--0-ia5 25-Apr-2025 05:15:32 2665
swis2-VHDL20_DWEI_250800-2504250800-dsw--0-ia5 25-Apr-2025 08:45:03 2790
swis2-VHDL20_DWEI_251800-2504251800-dsw--0-ia5 25-Apr-2025 18:45:04 2630
swis2-VHDL20_DWEI_260200-2504260200-dsw--0-ia5 26-Apr-2025 02:45:07 2788
swis2-VHDL20_DWEI_260400-2504260400-dsw--0-ia5 26-Apr-2025 05:15:12 2712
swis2-VHDL20_DWEI_260400_COR-2504260400-dsw--0-ia5 26-Apr-2025 05:00:31 2716
swis2-VHDL20_DWEI_260800-2504260800-dsw--0-ia5 26-Apr-2025 08:45:08 2619
swis2-VHDL20_DWEI_261800-2504261800-dsw--0-ia5 26-Apr-2025 18:45:06 2350
swis2-VHDL20_DWHG_250200-2504250200-dsw--0-ia5 25-Apr-2025 02:45:02 2845
swis2-VHDL20_DWHG_250400-2504250400-dsw--0-ia5 25-Apr-2025 05:00:11 2837
swis2-VHDL20_DWHG_250800-2504250800-dsw--0-ia5 25-Apr-2025 08:45:03 2607
swis2-VHDL20_DWHG_251800-2504251800-dsw--0-ia5 25-Apr-2025 18:45:04 2383
swis2-VHDL20_DWHG_260200-2504260200-dsw--0-ia5 26-Apr-2025 02:45:07 2482
swis2-VHDL20_DWHG_260400-2504260400-dsw--0-ia5 26-Apr-2025 05:00:11 2479
swis2-VHDL20_DWHG_260800-2504260800-dsw--0-ia5 26-Apr-2025 08:45:08 2326
swis2-VHDL20_DWHG_261800-2504261800-dsw--0-ia5 26-Apr-2025 18:45:06 2638
swis2-VHDL20_DWHH_250200-2504250200-dsw--0-ia5 25-Apr-2025 02:45:02 2612
swis2-VHDL20_DWHH_250400-2504250400-dsw--0-ia5 25-Apr-2025 05:00:11 2595
swis2-VHDL20_DWHH_250800-2504250800-dsw--0-ia5 25-Apr-2025 08:45:03 2543
swis2-VHDL20_DWHH_251800-2504251800-dsw--0-ia5 25-Apr-2025 18:45:04 2324
swis2-VHDL20_DWHH_260200-2504260200-dsw--0-ia5 26-Apr-2025 02:45:07 2549
swis2-VHDL20_DWHH_260400-2504260400-dsw--0-ia5 26-Apr-2025 05:00:11 2549
swis2-VHDL20_DWHH_260800-2504260800-dsw--0-ia5 26-Apr-2025 08:45:08 2270
swis2-VHDL20_DWHH_261800-2504261800-dsw--0-ia5 26-Apr-2025 18:45:06 2451
swis2-VHDL20_DWLG_250200-2504250200-dsw--0-ia5 25-Apr-2025 02:45:02 2270
swis2-VHDL20_DWLG_250400-2504250400-dsw--0-ia5 25-Apr-2025 05:00:26 2111
swis2-VHDL20_DWLG_250800-2504250800-dsw--0-ia5 25-Apr-2025 08:45:06 2050
swis2-VHDL20_DWLG_251800-2504251800-dsw--0-ia5 25-Apr-2025 18:45:04 1771
swis2-VHDL20_DWLG_260200-2504260200-dsw--0-ia5 26-Apr-2025 02:45:04 1977
swis2-VHDL20_DWLG_260400-2504260400-dsw--0-ia5 26-Apr-2025 05:00:27 1595
swis2-VHDL20_DWLG_260800-2504260800-dsw--0-ia5 26-Apr-2025 08:45:08 1595
swis2-VHDL20_DWLG_261800-2504261800-dsw--0-ia5 26-Apr-2025 18:45:02 1484
swis2-VHDL20_DWLH_250200-2504250200-dsw--0-ia5 25-Apr-2025 02:45:02 2369
swis2-VHDL20_DWLH_250400-2504250400-dsw--0-ia5 25-Apr-2025 05:00:26 2160
swis2-VHDL20_DWLH_250800-2504250800-dsw--0-ia5 25-Apr-2025 08:45:06 2107
swis2-VHDL20_DWLH_251800-2504251800-dsw--0-ia5 25-Apr-2025 18:45:04 1807
swis2-VHDL20_DWLH_260200-2504260200-dsw--0-ia5 26-Apr-2025 02:45:04 1945
swis2-VHDL20_DWLH_260400-2504260400-dsw--0-ia5 26-Apr-2025 05:00:27 1567
swis2-VHDL20_DWLH_260800-2504260800-dsw--0-ia5 26-Apr-2025 08:45:08 1567
swis2-VHDL20_DWLH_261800-2504261800-dsw--0-ia5 26-Apr-2025 18:45:02 1487
swis2-VHDL20_DWLI_250200-2504250200-dsw--0-ia5 25-Apr-2025 02:45:02 2189
swis2-VHDL20_DWLI_250400-2504250400-dsw--0-ia5 25-Apr-2025 05:00:26 2120
swis2-VHDL20_DWLI_250800-2504250800-dsw--0-ia5 25-Apr-2025 08:45:06 2093
swis2-VHDL20_DWLI_251800-2504251800-dsw--0-ia5 25-Apr-2025 18:45:04 1823
swis2-VHDL20_DWLI_260200-2504260200-dsw--0-ia5 26-Apr-2025 02:45:04 2164
swis2-VHDL20_DWLI_260400-2504260400-dsw--0-ia5 26-Apr-2025 05:00:27 1602
swis2-VHDL20_DWLI_260800-2504260800-dsw--0-ia5 26-Apr-2025 08:45:08 1602
swis2-VHDL20_DWLI_261800-2504261800-dsw--0-ia5 26-Apr-2025 18:45:02 1440
swis2-VHDL20_DWMG_250200-2504250200-dsw--0-ia5 25-Apr-2025 02:45:14 2748
swis2-VHDL20_DWMG_250400-2504250400-dsw--0-ia5 25-Apr-2025 05:15:06 2952
swis2-VHDL20_DWMG_250800-2504250800-dsw--0-ia5 25-Apr-2025 08:45:03 3122
swis2-VHDL20_DWMG_251800-2504251800-dsw--0-ia5 25-Apr-2025 18:45:04 2753
swis2-VHDL20_DWMG_260200-2504260200-dsw--0-ia5 26-Apr-2025 02:45:07 3015
swis2-VHDL20_DWMG_260400-2504260400-dsw--0-ia5 26-Apr-2025 05:00:07 2926
swis2-VHDL20_DWMG_260800-2504260800-dsw--0-ia5 26-Apr-2025 08:45:08 3013
swis2-VHDL20_DWMG_261800-2504261800-dsw--0-ia5 26-Apr-2025 18:45:02 2623
swis2-VHDL20_DWMO_250200-2504250200-dsw--0-ia5 25-Apr-2025 02:45:14 2582
swis2-VHDL20_DWMO_250400-2504250400-dsw--0-ia5 25-Apr-2025 05:15:06 2741
swis2-VHDL20_DWMO_250800-2504250800-dsw--0-ia5 25-Apr-2025 08:45:03 2766
swis2-VHDL20_DWMO_251800-2504251800-dsw--0-ia5 25-Apr-2025 18:45:04 2417
swis2-VHDL20_DWMO_260200-2504260200-dsw--0-ia5 26-Apr-2025 02:45:07 2210
swis2-VHDL20_DWMO_260400-2504260400-dsw--0-ia5 26-Apr-2025 05:00:07 2188
swis2-VHDL20_DWMO_260800-2504260800-dsw--0-ia5 26-Apr-2025 08:45:08 2224
swis2-VHDL20_DWMO_261800-2504261800-dsw--0-ia5 26-Apr-2025 18:45:02 1861
swis2-VHDL20_DWMP_250200-2504250200-dsw--0-ia5 25-Apr-2025 02:45:14 2688
swis2-VHDL20_DWMP_250400-2504250400-dsw--0-ia5 25-Apr-2025 05:15:06 2846
swis2-VHDL20_DWMP_250800-2504250800-dsw--0-ia5 25-Apr-2025 08:45:03 3099
swis2-VHDL20_DWMP_251800-2504251800-dsw--0-ia5 25-Apr-2025 18:45:04 2753
swis2-VHDL20_DWMP_260200-2504260200-dsw--0-ia5 26-Apr-2025 02:45:07 3076
swis2-VHDL20_DWMP_260400-2504260400-dsw--0-ia5 26-Apr-2025 05:00:07 3082
swis2-VHDL20_DWMP_260800-2504260800-dsw--0-ia5 26-Apr-2025 08:45:08 3041
swis2-VHDL20_DWMP_261800-2504261800-dsw--0-ia5 26-Apr-2025 18:45:02 2610
swis2-VHDL20_DWPG_250200-2504250200-dsw--0-ia5 25-Apr-2025 02:45:14 2303
swis2-VHDL20_DWPG_250400-2504250400-dsw--0-ia5 25-Apr-2025 05:00:07 2095
swis2-VHDL20_DWPG_250800-2504250800-dsw--0-ia5 25-Apr-2025 08:45:03 2045
swis2-VHDL20_DWPG_251800-2504251800-dsw--0-ia5 25-Apr-2025 18:45:06 1790
swis2-VHDL20_DWPG_260200-2504260200-dsw--0-ia5 26-Apr-2025 02:45:04 1966
swis2-VHDL20_DWPG_260400-2504260400-dsw--0-ia5 26-Apr-2025 05:00:01 1546
swis2-VHDL20_DWPG_260800-2504260800-dsw--0-ia5 26-Apr-2025 08:45:08 1547
swis2-VHDL20_DWPG_261800-2504261800-dsw--0-ia5 26-Apr-2025 18:45:02 1399
swis2-VHDL20_DWPH_250200-2504250200-dsw--0-ia5 25-Apr-2025 02:45:14 2315
swis2-VHDL20_DWPH_250400-2504250400-dsw--0-ia5 25-Apr-2025 05:00:07 2344
swis2-VHDL20_DWPH_250800-2504250800-dsw--0-ia5 25-Apr-2025 08:45:03 2297
swis2-VHDL20_DWPH_251800-2504251800-dsw--0-ia5 25-Apr-2025 18:45:06 2050
swis2-VHDL20_DWPH_260200-2504260200-dsw--0-ia5 26-Apr-2025 02:45:04 2164
swis2-VHDL20_DWPH_260400-2504260400-dsw--0-ia5 26-Apr-2025 05:00:01 1678
swis2-VHDL20_DWPH_260800-2504260800-dsw--0-ia5 26-Apr-2025 08:45:08 1678
swis2-VHDL20_DWPH_261800-2504261800-dsw--0-ia5 26-Apr-2025 18:45:02 1576
swis2-VHDL20_DWSG_250200-2504250200-dsw--0-ia5 25-Apr-2025 02:45:02 2414
swis2-VHDL20_DWSG_250400-2504250400-dsw--0-ia5 25-Apr-2025 05:15:01 3080
swis2-VHDL20_DWSG_250800-2504250800-dsw--0-ia5 25-Apr-2025 08:45:06 3080
swis2-VHDL20_DWSG_251300-2504251300-dsw--0-ia5 25-Apr-2025 13:45:02 3080
swis2-VHDL20_DWSG_251800-2504251800-dsw--0-ia5 25-Apr-2025 18:45:04 2340
swis2-VHDL20_DWSG_260200-2504260200-dsw--0-ia5 26-Apr-2025 02:45:04 2664
swis2-VHDL20_DWSG_260400-2504260400-dsw--0-ia5 26-Apr-2025 05:15:01 2621
swis2-VHDL20_DWSG_260800-2504260800-dsw--0-ia5 26-Apr-2025 08:45:08 2621
swis2-VHDL20_DWSG_261300-2504261300-dsw--0-ia5 26-Apr-2025 13:45:04 3171
swis2-VHDL20_DWSG_261800-2504261800-dsw--0-ia5 26-Apr-2025 18:45:02 3086
wst04-VHDL20_DWEG_250200-2504250200-omedes--0.pdf 25-Apr-2025 02:45:14 260972
wst04-VHDL20_DWEG_250400-2504250400-omedes--0.pdf 25-Apr-2025 05:15:26 261500
wst04-VHDL20_DWEG_250800-2504250800-omedes--0.pdf 25-Apr-2025 08:45:12 261027
wst04-VHDL20_DWEG_251800-2504251800-omedes--0.pdf 25-Apr-2025 18:45:06 259647
wst04-VHDL20_DWEG_260200-2504260200-omedes--0.pdf 26-Apr-2025 02:45:11 260262
wst04-VHDL20_DWEG_260400-2504260400-omedes--0.pdf 26-Apr-2025 05:15:06 260256
wst04-VHDL20_DWEG_260400_COR-2504260400-omedes-..> 26-Apr-2025 05:00:31 260256
wst04-VHDL20_DWEG_260800-2504260800-omedes--0.pdf 26-Apr-2025 08:45:14 260218
wst04-VHDL20_DWEG_261800-2504261800-omedes--0.pdf 26-Apr-2025 18:45:16 264016
wst04-VHDL20_DWEH_250200-2504250200-omedes--0.pdf 25-Apr-2025 02:45:14 265172
wst04-VHDL20_DWEH_250400-2504250400-omedes--0.pdf 25-Apr-2025 05:15:26 265150
wst04-VHDL20_DWEH_250800-2504250800-omedes--0.pdf 25-Apr-2025 08:45:12 264751
wst04-VHDL20_DWEH_251800-2504251800-omedes--0.pdf 25-Apr-2025 18:45:12 260515
wst04-VHDL20_DWEH_260200-2504260200-omedes--0.pdf 26-Apr-2025 02:45:07 261286
wst04-VHDL20_DWEH_260400-2504260400-omedes--0.pdf 26-Apr-2025 05:15:12 261113
wst04-VHDL20_DWEH_260400_COR-2504260400-omedes-..> 26-Apr-2025 05:00:27 261113
wst04-VHDL20_DWEH_260800-2504260800-omedes--0.pdf 26-Apr-2025 08:45:14 261005
wst04-VHDL20_DWEH_261800-2504261800-omedes--0.pdf 26-Apr-2025 18:45:12 258822
wst04-VHDL20_DWEI_250200-2504250200-omedes--0.pdf 25-Apr-2025 02:45:14 366886
wst04-VHDL20_DWEI_250400-2504250400-omedes--0.pdf 25-Apr-2025 05:15:26 366476
wst04-VHDL20_DWEI_250800-2504250800-omedes--0.pdf 25-Apr-2025 08:45:16 366162
wst04-VHDL20_DWEI_251800-2504251800-omedes--0.pdf 25-Apr-2025 18:45:16 362349
wst04-VHDL20_DWEI_260200-2504260200-omedes--0.pdf 26-Apr-2025 02:45:17 364443
wst04-VHDL20_DWEI_260400-2504260400-omedes--0.pdf 26-Apr-2025 05:15:12 363345
wst04-VHDL20_DWEI_260400_COR-2504260400-omedes-..> 26-Apr-2025 05:00:27 363345
wst04-VHDL20_DWEI_260800-2504260800-omedes--0.pdf 26-Apr-2025 08:45:16 363323
wst04-VHDL20_DWEI_261800-2504261800-omedes--0.pdf 26-Apr-2025 18:45:16 370664
wst04-VHDL20_DWHG_250200-2504250200-omedes--0.pdf 25-Apr-2025 02:45:20 361054
wst04-VHDL20_DWHG_250400-2504250400-omedes--0.pdf 25-Apr-2025 05:00:11 361029
wst04-VHDL20_DWHG_250800-2504250800-omedes--0.pdf 25-Apr-2025 08:45:25 360852
wst04-VHDL20_DWHG_251800-2504251800-omedes--0.pdf 25-Apr-2025 18:45:22 361810
wst04-VHDL20_DWHG_260200-2504260200-omedes--0.pdf 26-Apr-2025 02:45:17 361877
wst04-VHDL20_DWHG_260400-2504260400-omedes--0.pdf 26-Apr-2025 05:00:11 361893
wst04-VHDL20_DWHG_260800-2504260800-omedes--0.pdf 26-Apr-2025 08:45:20 362510
wst04-VHDL20_DWHG_261800-2504261800-omedes--0.pdf 26-Apr-2025 18:45:16 356629
wst04-VHDL20_DWHH_250200-2504250200-omedes--0.pdf 25-Apr-2025 02:45:20 337918
wst04-VHDL20_DWHH_250400-2504250400-omedes--0.pdf 25-Apr-2025 05:00:07 337833
wst04-VHDL20_DWHH_250800-2504250800-omedes--0.pdf 25-Apr-2025 08:45:20 338642
wst04-VHDL20_DWHH_251800-2504251800-omedes--0.pdf 25-Apr-2025 18:45:16 344863
wst04-VHDL20_DWHH_260200-2504260200-omedes--0.pdf 26-Apr-2025 02:45:21 344426
wst04-VHDL20_DWHH_260400-2504260400-omedes--0.pdf 26-Apr-2025 05:00:11 344422
wst04-VHDL20_DWHH_260800-2504260800-omedes--0.pdf 26-Apr-2025 08:45:20 344088
wst04-VHDL20_DWHH_261800-2504261800-omedes--0.pdf 26-Apr-2025 18:45:22 343988
wst04-VHDL20_DWLG_250200-2504250200-omedes--0.pdf 25-Apr-2025 02:40:26 365341
wst04-VHDL20_DWLG_250400-2504250400-omedes--0.pdf 25-Apr-2025 04:59:37 364931
wst04-VHDL20_DWLG_250800-2504250800-omedes--0.pdf 25-Apr-2025 08:40:27 364565
wst04-VHDL20_DWLG_251800-2504251800-omedes--0.pdf 25-Apr-2025 18:40:27 361349
wst04-VHDL20_DWLG_260200-2504260200-omedes--0.pdf 26-Apr-2025 02:40:27 361571
wst04-VHDL20_DWLG_260400-2504260400-omedes--0.pdf 26-Apr-2025 04:59:37 361877
wst04-VHDL20_DWLG_260800-2504260800-omedes--0.pdf 26-Apr-2025 08:40:26 361894
wst04-VHDL20_DWLG_261800-2504261800-omedes--0.pdf 26-Apr-2025 18:40:27 348312
wst04-VHDL20_DWLH_250200-2504250200-omedes--0.pdf 25-Apr-2025 02:40:16 351896
wst04-VHDL20_DWLH_250400-2504250400-omedes--0.pdf 25-Apr-2025 04:59:37 351432
wst04-VHDL20_DWLH_250800-2504250800-omedes--0.pdf 25-Apr-2025 08:40:17 351058
wst04-VHDL20_DWLH_251800-2504251800-omedes--0.pdf 25-Apr-2025 18:40:17 350055
wst04-VHDL20_DWLH_260200-2504260200-omedes--0.pdf 26-Apr-2025 02:40:17 350218
wst04-VHDL20_DWLH_260400-2504260400-omedes--0.pdf 26-Apr-2025 04:59:37 350457
wst04-VHDL20_DWLH_260800-2504260800-omedes--0.pdf 26-Apr-2025 08:40:16 350470
wst04-VHDL20_DWLH_261800-2504261800-omedes--0.pdf 26-Apr-2025 18:40:17 347103
wst04-VHDL20_DWLI_250200-2504250200-omedes--0.pdf 25-Apr-2025 02:40:37 366963
wst04-VHDL20_DWLI_250400-2504250400-omedes--0.pdf 25-Apr-2025 04:59:37 366736
wst04-VHDL20_DWLI_250800-2504250800-omedes--0.pdf 25-Apr-2025 08:40:35 366479
wst04-VHDL20_DWLI_251800-2504251800-omedes--0.pdf 25-Apr-2025 18:40:37 350799
wst04-VHDL20_DWLI_260200-2504260200-omedes--0.pdf 26-Apr-2025 02:40:38 351819
wst04-VHDL20_DWLI_260400-2504260400-omedes--0.pdf 26-Apr-2025 04:59:37 351160
wst04-VHDL20_DWLI_260800-2504260800-omedes--0.pdf 26-Apr-2025 08:40:37 351175
wst04-VHDL20_DWLI_261800-2504261800-omedes--0.pdf 26-Apr-2025 18:40:37 353191
wst04-VHDL20_DWMG_250200-2504250200-omedes--0.pdf 25-Apr-2025 02:45:16 579902
wst04-VHDL20_DWMG_250400-2504250400-omedes--0.pdf 25-Apr-2025 05:15:26 580054
wst04-VHDL20_DWMG_250800-2504250800-omedes--0.pdf 25-Apr-2025 08:45:16 578816
wst04-VHDL20_DWMG_251800-2504251800-omedes--0.pdf 25-Apr-2025 18:45:16 579006
wst04-VHDL20_DWMG_260200-2504260200-omedes--0.pdf 26-Apr-2025 02:45:17 580258
wst04-VHDL20_DWMG_260400-2504260400-omedes--0.pdf 26-Apr-2025 05:00:11 579431
wst04-VHDL20_DWMG_260800-2504260800-omedes--0.pdf 26-Apr-2025 08:45:16 578766
wst04-VHDL20_DWMG_261800-2504261800-omedes--0.pdf 26-Apr-2025 18:45:12 579923
wst04-VHDL20_DWMO_250200-2504250200-omedes--0.pdf 25-Apr-2025 02:45:14 468537
wst04-VHDL20_DWMO_250400-2504250400-omedes--0.pdf 25-Apr-2025 05:15:06 470718
wst04-VHDL20_DWMO_250800-2504250800-omedes--0.pdf 25-Apr-2025 08:45:12 468872
wst04-VHDL20_DWMO_251800-2504251800-omedes--0.pdf 25-Apr-2025 18:45:12 472611
wst04-VHDL20_DWMO_260200-2504260200-omedes--0.pdf 26-Apr-2025 02:45:11 473301
wst04-VHDL20_DWMO_260400-2504260400-omedes--0.pdf 26-Apr-2025 05:00:07 473650
wst04-VHDL20_DWMO_260800-2504260800-omedes--0.pdf 26-Apr-2025 08:45:14 472900
wst04-VHDL20_DWMO_261800-2504261800-omedes--0.pdf 26-Apr-2025 18:45:12 468024
wst04-VHDL20_DWMP_250200-2504250200-omedes--0.pdf 25-Apr-2025 02:45:16 581499
wst04-VHDL20_DWMP_250400-2504250400-omedes--0.pdf 25-Apr-2025 05:15:22 583266
wst04-VHDL20_DWMP_250800-2504250800-omedes--0.pdf 25-Apr-2025 08:45:16 583019
wst04-VHDL20_DWMP_251800-2504251800-omedes--0.pdf 25-Apr-2025 18:45:16 585814
wst04-VHDL20_DWMP_260200-2504260200-omedes--0.pdf 26-Apr-2025 02:45:17 585687
wst04-VHDL20_DWMP_260400-2504260400-omedes--0.pdf 26-Apr-2025 05:00:11 586049
wst04-VHDL20_DWMP_260800-2504260800-omedes--0.pdf 26-Apr-2025 08:45:16 586246
wst04-VHDL20_DWMP_261800-2504261800-omedes--0.pdf 26-Apr-2025 18:45:18 594398
wst04-VHDL20_DWPG_250200-2504250200-oflxs892--0..> 25-Apr-2025 02:45:14 354429
wst04-VHDL20_DWPG_250400-2504250400-oflxs892--0..> 25-Apr-2025 05:00:07 354186
wst04-VHDL20_DWPG_250800-2504250800-oflxs892--0..> 25-Apr-2025 08:45:06 398771
wst04-VHDL20_DWPG_251800-2504251800-oflxs892--0..> 25-Apr-2025 18:45:12 354772
wst04-VHDL20_DWPG_260200-2504260200-oflxs892--0..> 26-Apr-2025 02:45:11 355067
wst04-VHDL20_DWPG_260400-2504260400-oflxs892--0..> 26-Apr-2025 05:00:07 354741
wst04-VHDL20_DWPG_260800-2504260800-oflxs892--0..> 26-Apr-2025 08:45:08 399219
wst04-VHDL20_DWPG_261800-2504261800-oflxs892--0..> 26-Apr-2025 18:45:12 357823
wst04-VHDL20_DWPH_250200-2504250200-oflxs892--0..> 25-Apr-2025 02:45:14 257826
wst04-VHDL20_DWPH_250400-2504250400-oflxs892--0..> 25-Apr-2025 05:00:07 258045
wst04-VHDL20_DWPH_250800-2504250800-oflxs892--0..> 25-Apr-2025 08:45:06 302409
wst04-VHDL20_DWPH_251800-2504251800-oflxs892--0..> 25-Apr-2025 18:45:06 303564
wst04-VHDL20_DWPH_260200-2504260200-oflxs892--0..> 26-Apr-2025 02:45:07 259089
wst04-VHDL20_DWPH_260400-2504260400-oflxs892--0..> 26-Apr-2025 05:00:07 259267
wst04-VHDL20_DWPH_260800-2504260800-oflxs892--0..> 26-Apr-2025 08:45:08 303842
wst04-VHDL20_DWPH_261800-2504261800-oflxs892--0..> 26-Apr-2025 18:45:06 302271
wst04-VHDL20_DWSG_250200-2504250200-omedes--0.pdf 25-Apr-2025 02:45:14 371600
wst04-VHDL20_DWSG_250400-2504250400-omedes--0.pdf 25-Apr-2025 05:15:06 372894
wst04-VHDL20_DWSG_250800-2504250800-omedes--0.pdf 25-Apr-2025 08:45:12 372913
wst04-VHDL20_DWSG_251300-2504251300-omedes--0.pdf 25-Apr-2025 13:45:06 371791
wst04-VHDL20_DWSG_251800-2504251800-omedes--0.pdf 25-Apr-2025 18:45:12 370281
wst04-VHDL20_DWSG_260200-2504260200-omedes--0.pdf 26-Apr-2025 02:45:11 370730
wst04-VHDL20_DWSG_260400-2504260400-omedes--0.pdf 26-Apr-2025 05:15:08 371152
wst04-VHDL20_DWSG_260800-2504260800-omedes--0.pdf 26-Apr-2025 08:45:10 371159
wst04-VHDL20_DWSG_261300-2504261300-omedes--0.pdf 26-Apr-2025 13:45:08 374751
wst04-VHDL20_DWSG_261800-2504261800-omedes--0.pdf 26-Apr-2025 18:45:06 375050