Index of /weather/text_forecasts/txt/


../
FPDL13_DWMZ_080600                                 08-Dec-2019 09:41                4837
FPDL13_DWMZ_090600                                 09-Dec-2019 09:11                3043
SXDL31_DWAV_071800                                 07-Dec-2019 17:57               11045
SXDL31_DWAV_080800                                 08-Dec-2019 09:16                7603
SXDL31_DWAV_081800                                 08-Dec-2019 17:42               10846
SXDL31_DWAV_090800                                 09-Dec-2019 09:07                7998
SXDL33_DWAV_080000                                 08-Dec-2019 10:36                6226
SXDL33_DWAV_090000                                 09-Dec-2019 11:10               12206
ber01-FWDL39_DWMS_081230-1912081230-dsw--0-ia5     08-Dec-2019 13:11                1084
ber01-FWDL39_DWMS_091230-1912091230-dsw--0-ia5     09-Dec-2019 13:35                1283
ber01-VHDL13_DWEH_071500-1912071500-dsw--0-ia5     07-Dec-2019 16:28                3526
ber01-VHDL13_DWEH_071800-1912071800-dsw--0-ia5     07-Dec-2019 19:28                3289
ber01-VHDL13_DWEH_080200-1912080200-dsw--0-ia5     08-Dec-2019 03:28                3886
ber01-VHDL13_DWEH_080400-1912080400-dsw--0-ia5     08-Dec-2019 05:58                3779
ber01-VHDL13_DWEH_080800-1912080800-dsw--0-ia5     08-Dec-2019 09:28                3934
ber01-VHDL13_DWEH_081300-1912081300-dsw--0-ia5     08-Dec-2019 13:28                4008
ber01-VHDL13_DWEH_081500-1912081500-dsw--0-ia5     08-Dec-2019 16:28                4000
ber01-VHDL13_DWEH_081800-1912081800-dsw--0-ia5     08-Dec-2019 19:28                3856
ber01-VHDL13_DWEH_090200-1912090200-dsw--0-ia5     09-Dec-2019 03:28                4788
ber01-VHDL13_DWEH_090400-1912090400-dsw--0-ia5     09-Dec-2019 05:58                4773
ber01-VHDL13_DWEH_090800-1912090800-dsw--0-ia5     09-Dec-2019 09:28                4807
ber01-VHDL13_DWEH_091300-1912091300-dsw--0-ia5     09-Dec-2019 13:28                4848
ber01-VHDL13_DWHG_071800-1912071800-dsw--0-ia5     07-Dec-2019 19:30                2993
ber01-VHDL13_DWHG_080200-1912080200-dsw--0-ia5     08-Dec-2019 03:30                3072
ber01-VHDL13_DWHG_080400-1912080400-dsw--0-ia5     08-Dec-2019 05:30                3049
ber01-VHDL13_DWHG_080800-1912080800-dsw--0-ia5     08-Dec-2019 09:30                3233
ber01-VHDL13_DWHG_081300-1912081300-dsw--0-ia5     08-Dec-2019 13:30                3311
ber01-VHDL13_DWHG_081800-1912081800-dsw--0-ia5     08-Dec-2019 19:30                3470
ber01-VHDL13_DWHG_090200-1912090200-dsw--0-ia5     09-Dec-2019 03:30                3683
ber01-VHDL13_DWHG_090400-1912090400-dsw--0-ia5     09-Dec-2019 05:30                3561
ber01-VHDL13_DWHG_090800-1912090800-dsw--0-ia5     09-Dec-2019 09:30                2847
ber01-VHDL13_DWHG_091300-1912091300-dsw--0-ia5     09-Dec-2019 13:30                2651
ber01-VHDL13_DWHH_071800-1912071800-dsw--0-ia5     07-Dec-2019 19:30                2718
ber01-VHDL13_DWHH_080200-1912080200-dsw--0-ia5     08-Dec-2019 03:30                2806
ber01-VHDL13_DWHH_080400-1912080400-dsw--0-ia5     08-Dec-2019 05:30                2786
ber01-VHDL13_DWHH_080800-1912080800-dsw--0-ia5     08-Dec-2019 09:30                2908
ber01-VHDL13_DWHH_081300-1912081300-dsw--0-ia5     08-Dec-2019 13:30                3004
ber01-VHDL13_DWHH_081800-1912081800-dsw--0-ia5     08-Dec-2019 19:30                3108
ber01-VHDL13_DWHH_090200-1912090200-dsw--0-ia5     09-Dec-2019 03:30                3062
ber01-VHDL13_DWHH_090400-1912090400-dsw--0-ia5     09-Dec-2019 05:30                2920
ber01-VHDL13_DWHH_090800-1912090800-dsw--0-ia5     09-Dec-2019 09:30                2466
ber01-VHDL13_DWHH_091300-1912091300-dsw--0-ia5     09-Dec-2019 13:30                2196
ber01-VHDL13_DWLG_071433-1912071433-dsw--0-ia5     07-Dec-2019 14:33                2913
ber01-VHDL13_DWLG_071533-1912071533-dsw--0-ia5     07-Dec-2019 15:33                2913
ber01-VHDL13_DWLG_071633-1912071633-dsw--0-ia5     07-Dec-2019 16:33                2913
ber01-VHDL13_DWLG_071733-1912071733-dsw--0-ia5     07-Dec-2019 17:33                2913
ber01-VHDL13_DWLG_071800-1912071800-dsw--0-ia5     07-Dec-2019 19:30                2573
ber01-VHDL13_DWLG_071833-1912071833-dsw--0-ia5     07-Dec-2019 18:33                2601
ber01-VHDL13_DWLG_072033-1912072033-dsw--0-ia5     07-Dec-2019 20:33                2601
ber01-VHDL13_DWLG_072133-1912072133-dsw--0-ia5     07-Dec-2019 21:33                2601
ber01-VHDL13_DWLG_080133-1912080133-dsw--0-ia5     08-Dec-2019 01:33                2806
ber01-VHDL13_DWLG_080200-1912080200-dsw--0-ia5     08-Dec-2019 03:30                2778
ber01-VHDL13_DWLG_080400-1912080400-dsw--0-ia5     08-Dec-2019 05:30                2769
ber01-VHDL13_DWLG_080633-1912080633-dsw--0-ia5     08-Dec-2019 06:33                2797
ber01-VHDL13_DWLG_080733-1912080733-dsw--0-ia5     08-Dec-2019 07:33                2797
ber01-VHDL13_DWLG_080800-1912080800-dsw--0-ia5     08-Dec-2019 09:30                2850
ber01-VHDL13_DWLG_080833-1912080833-dsw--0-ia5     08-Dec-2019 08:33                2881
ber01-VHDL13_DWLG_081033-1912081033-dsw--0-ia5     08-Dec-2019 10:33                2881
ber01-VHDL13_DWLG_081133-1912081133-dsw--0-ia5     08-Dec-2019 11:33                2855
ber01-VHDL13_DWLG_081233-1912081233-dsw--0-ia5     08-Dec-2019 12:33                2870
ber01-VHDL13_DWLG_081300-1912081300-dsw--0-ia5     08-Dec-2019 13:30                2845
ber01-VHDL13_DWLG_081433-1912081433-dsw--0-ia5     08-Dec-2019 14:33                2807
ber01-VHDL13_DWLG_081533-1912081533-dsw--0-ia5     08-Dec-2019 15:33                2807
ber01-VHDL13_DWLG_081633-1912081633-dsw--0-ia5     08-Dec-2019 16:33                2807
ber01-VHDL13_DWLG_081733-1912081733-dsw--0-ia5     08-Dec-2019 17:33                2822
ber01-VHDL13_DWLG_081800-1912081800-dsw--0-ia5     08-Dec-2019 19:30                2707
ber01-VHDL13_DWLG_081833-1912081833-dsw--0-ia5     08-Dec-2019 18:33                2735
ber01-VHDL13_DWLG_082033-1912082033-dsw--0-ia5     08-Dec-2019 20:33                2735
ber01-VHDL13_DWLG_082133-1912082133-dsw--0-ia5     08-Dec-2019 21:33                2735
ber01-VHDL13_DWLG_090133-1912090133-dsw--0-ia5     09-Dec-2019 01:33                2965
ber01-VHDL13_DWLG_090200-1912090200-dsw--0-ia5     09-Dec-2019 03:30                3226
ber01-VHDL13_DWLG_090400-1912090400-dsw--0-ia5     09-Dec-2019 05:30                3311
ber01-VHDL13_DWLG_090633-1912090633-dsw--0-ia5     09-Dec-2019 06:33                3341
ber01-VHDL13_DWLG_090733-1912090733-dsw--0-ia5     09-Dec-2019 07:33                3341
ber01-VHDL13_DWLG_090800-1912090800-dsw--0-ia5     09-Dec-2019 09:30                3629
ber01-VHDL13_DWLG_090833-1912090833-dsw--0-ia5     09-Dec-2019 08:33                3342
ber01-VHDL13_DWLG_091033-1912091033-dsw--0-ia5     09-Dec-2019 10:33                3660
ber01-VHDL13_DWLG_091133-1912091133-dsw--0-ia5     09-Dec-2019 11:33                3660
ber01-VHDL13_DWLG_091233-1912091233-dsw--0-ia5     09-Dec-2019 12:33                3688
ber01-VHDL13_DWLG_091300-1912091300-dsw--0-ia5     09-Dec-2019 13:30                3536
ber01-VHDL13_DWLH_071433-1912071433-dsw--0-ia5     07-Dec-2019 14:33                2982
ber01-VHDL13_DWLH_071533-1912071533-dsw--0-ia5     07-Dec-2019 15:33                2982
ber01-VHDL13_DWLH_071633-1912071633-dsw--0-ia5     07-Dec-2019 16:33                2982
ber01-VHDL13_DWLH_071733-1912071733-dsw--0-ia5     07-Dec-2019 17:33                2982
ber01-VHDL13_DWLH_071800-1912071800-dsw--0-ia5     07-Dec-2019 19:30                2700
ber01-VHDL13_DWLH_071833-1912071833-dsw--0-ia5     07-Dec-2019 18:33                2728
ber01-VHDL13_DWLH_072033-1912072033-dsw--0-ia5     07-Dec-2019 20:33                2728
ber01-VHDL13_DWLH_072133-1912072133-dsw--0-ia5     07-Dec-2019 21:33                2728
ber01-VHDL13_DWLH_080133-1912080133-dsw--0-ia5     08-Dec-2019 01:33                2819
ber01-VHDL13_DWLH_080200-1912080200-dsw--0-ia5     08-Dec-2019 03:30                2791
ber01-VHDL13_DWLH_080400-1912080400-dsw--0-ia5     08-Dec-2019 05:30                2865
ber01-VHDL13_DWLH_080633-1912080633-dsw--0-ia5     08-Dec-2019 06:33                2893
ber01-VHDL13_DWLH_080733-1912080733-dsw--0-ia5     08-Dec-2019 07:33                2893
ber01-VHDL13_DWLH_080800-1912080800-dsw--0-ia5     08-Dec-2019 09:30                2817
ber01-VHDL13_DWLH_080833-1912080833-dsw--0-ia5     08-Dec-2019 08:33                2845
ber01-VHDL13_DWLH_081033-1912081033-dsw--0-ia5     08-Dec-2019 10:33                2845
ber01-VHDL13_DWLH_081133-1912081133-dsw--0-ia5     08-Dec-2019 11:33                2820
ber01-VHDL13_DWLH_081233-1912081233-dsw--0-ia5     08-Dec-2019 12:33                2817
ber01-VHDL13_DWLH_081300-1912081300-dsw--0-ia5     08-Dec-2019 13:30                2793
ber01-VHDL13_DWLH_081433-1912081433-dsw--0-ia5     08-Dec-2019 14:33                2770
ber01-VHDL13_DWLH_081533-1912081533-dsw--0-ia5     08-Dec-2019 15:33                2770
ber01-VHDL13_DWLH_081633-1912081633-dsw--0-ia5     08-Dec-2019 16:33                2770
ber01-VHDL13_DWLH_081733-1912081733-dsw--0-ia5     08-Dec-2019 17:33                3508
ber01-VHDL13_DWLH_081800-1912081800-dsw--0-ia5     08-Dec-2019 19:30                3239
ber01-VHDL13_DWLH_081833-1912081833-dsw--0-ia5     08-Dec-2019 18:33                3267
ber01-VHDL13_DWLH_082033-1912082033-dsw--0-ia5     08-Dec-2019 20:33                3267
ber01-VHDL13_DWLH_082133-1912082133-dsw--0-ia5     08-Dec-2019 21:33                3267
ber01-VHDL13_DWLH_090133-1912090133-dsw--0-ia5     09-Dec-2019 01:33                3331
ber01-VHDL13_DWLH_090200-1912090200-dsw--0-ia5     09-Dec-2019 03:30                3648
ber01-VHDL13_DWLH_090400-1912090400-dsw--0-ia5     09-Dec-2019 05:30                3591
ber01-VHDL13_DWLH_090633-1912090633-dsw--0-ia5     09-Dec-2019 06:33                3612
ber01-VHDL13_DWLH_090733-1912090733-dsw--0-ia5     09-Dec-2019 07:33                3612
ber01-VHDL13_DWLH_090800-1912090800-dsw--0-ia5     09-Dec-2019 09:30                3598
ber01-VHDL13_DWLH_090833-1912090833-dsw--0-ia5     09-Dec-2019 08:33                3513
ber01-VHDL13_DWLH_091033-1912091033-dsw--0-ia5     09-Dec-2019 10:33                3620
ber01-VHDL13_DWLH_091133-1912091133-dsw--0-ia5     09-Dec-2019 11:33                3620
ber01-VHDL13_DWLH_091233-1912091233-dsw--0-ia5     09-Dec-2019 12:33                3588
ber01-VHDL13_DWLH_091300-1912091300-dsw--0-ia5     09-Dec-2019 13:30                3547
ber01-VHDL13_DWLI_071433-1912071433-dsw--0-ia5     07-Dec-2019 14:33                2711
ber01-VHDL13_DWLI_071533-1912071533-dsw--0-ia5     07-Dec-2019 15:33                2711
ber01-VHDL13_DWLI_071633-1912071633-dsw--0-ia5     07-Dec-2019 16:33                2711
ber01-VHDL13_DWLI_071733-1912071733-dsw--0-ia5     07-Dec-2019 17:33                2711
ber01-VHDL13_DWLI_071800-1912071800-dsw--0-ia5     07-Dec-2019 19:30                2577
ber01-VHDL13_DWLI_071833-1912071833-dsw--0-ia5     07-Dec-2019 18:33                2605
ber01-VHDL13_DWLI_072033-1912072033-dsw--0-ia5     07-Dec-2019 20:33                2605
ber01-VHDL13_DWLI_072133-1912072133-dsw--0-ia5     07-Dec-2019 21:33                2605
ber01-VHDL13_DWLI_080133-1912080133-dsw--0-ia5     08-Dec-2019 01:33                2885
ber01-VHDL13_DWLI_080200-1912080200-dsw--0-ia5     08-Dec-2019 03:30                2857
ber01-VHDL13_DWLI_080400-1912080400-dsw--0-ia5     08-Dec-2019 05:30                2922
ber01-VHDL13_DWLI_080633-1912080633-dsw--0-ia5     08-Dec-2019 06:33                2950
ber01-VHDL13_DWLI_080733-1912080733-dsw--0-ia5     08-Dec-2019 07:33                2950
ber01-VHDL13_DWLI_080800-1912080800-dsw--0-ia5     08-Dec-2019 09:30                2823
ber01-VHDL13_DWLI_080833-1912080833-dsw--0-ia5     08-Dec-2019 08:33                2848
ber01-VHDL13_DWLI_081033-1912081033-dsw--0-ia5     08-Dec-2019 10:33                2851
ber01-VHDL13_DWLI_081133-1912081133-dsw--0-ia5     08-Dec-2019 11:33                2855
ber01-VHDL13_DWLI_081233-1912081233-dsw--0-ia5     08-Dec-2019 12:33                2871
ber01-VHDL13_DWLI_081300-1912081300-dsw--0-ia5     08-Dec-2019 13:30                2849
ber01-VHDL13_DWLI_081433-1912081433-dsw--0-ia5     08-Dec-2019 14:33                2836
ber01-VHDL13_DWLI_081533-1912081533-dsw--0-ia5     08-Dec-2019 15:33                2836
ber01-VHDL13_DWLI_081633-1912081633-dsw--0-ia5     08-Dec-2019 16:33                2836
ber01-VHDL13_DWLI_081733-1912081733-dsw--0-ia5     08-Dec-2019 17:33                2851
ber01-VHDL13_DWLI_081800-1912081800-dsw--0-ia5     08-Dec-2019 19:30                2939
ber01-VHDL13_DWLI_081833-1912081833-dsw--0-ia5     08-Dec-2019 18:33                2967
ber01-VHDL13_DWLI_082033-1912082033-dsw--0-ia5     08-Dec-2019 20:33                2967
ber01-VHDL13_DWLI_082133-1912082133-dsw--0-ia5     08-Dec-2019 21:33                2967
ber01-VHDL13_DWLI_090133-1912090133-dsw--0-ia5     09-Dec-2019 01:33                3194
ber01-VHDL13_DWLI_090200-1912090200-dsw--0-ia5     09-Dec-2019 03:30                3479
ber01-VHDL13_DWLI_090400-1912090400-dsw--0-ia5     09-Dec-2019 05:30                3360
ber01-VHDL13_DWLI_090633-1912090633-dsw--0-ia5     09-Dec-2019 06:33                3388
ber01-VHDL13_DWLI_090733-1912090733-dsw--0-ia5     09-Dec-2019 07:33                3388
ber01-VHDL13_DWLI_090800-1912090800-dsw--0-ia5     09-Dec-2019 09:30                3248
ber01-VHDL13_DWLI_090833-1912090833-dsw--0-ia5     09-Dec-2019 08:33                3325
ber01-VHDL13_DWLI_091033-1912091033-dsw--0-ia5     09-Dec-2019 10:33                3272
ber01-VHDL13_DWLI_091133-1912091133-dsw--0-ia5     09-Dec-2019 11:33                3272
ber01-VHDL13_DWLI_091233-1912091233-dsw--0-ia5     09-Dec-2019 12:33                3277
ber01-VHDL13_DWLI_091300-1912091300-dsw--0-ia5     09-Dec-2019 13:30                3211
ber01-VHDL13_DWMG_071500-1912071500-dsw--0-ia5     07-Dec-2019 15:30                3013
ber01-VHDL13_DWMG_071600-1912071600-dsw--0-ia5     07-Dec-2019 16:30                2883
ber01-VHDL13_DWMG_071700-1912071700-dsw--0-ia5     07-Dec-2019 17:30                2883
ber01-VHDL13_DWMG_071800-1912071800-dsw--0-ia5     07-Dec-2019 19:30                2827
ber01-VHDL13_DWMG_072000-1912072000-dsw--0-ia5     07-Dec-2019 20:30                2838
ber01-VHDL13_DWMG_072100-1912072100-dsw--0-ia5     07-Dec-2019 21:30                2840
ber01-VHDL13_DWMG_072200-1912072200-dsw--0-ia5     07-Dec-2019 22:30                2840
ber01-VHDL13_DWMG_072300-1912072300-dsw--0-ia5     07-Dec-2019 23:30                3385
ber01-VHDL13_DWMG_080000-1912080000-dsw--0-ia5     08-Dec-2019 00:30                3385
ber01-VHDL13_DWMG_080100-1912080100-dsw--0-ia5     08-Dec-2019 01:30                3385
ber01-VHDL13_DWMG_080200-1912080200-dsw--0-ia5     08-Dec-2019 03:30                3292
ber01-VHDL13_DWMG_080400-1912080400-dsw--0-ia5     08-Dec-2019 05:30                3350
ber01-VHDL13_DWMG_080600-1912080600-dsw--0-ia5     08-Dec-2019 06:30                3331
ber01-VHDL13_DWMG_080700-1912080700-dsw--0-ia5     08-Dec-2019 07:30                3331
ber01-VHDL13_DWMG_080800-1912080800-dsw--0-ia5     08-Dec-2019 09:30                3140
ber01-VHDL13_DWMG_081000-1912081000-dsw--0-ia5     08-Dec-2019 10:30                3140
ber01-VHDL13_DWMG_081100-1912081100-dsw--0-ia5     08-Dec-2019 11:30                3163
ber01-VHDL13_DWMG_081200-1912081200-dsw--0-ia5     08-Dec-2019 12:30                3163
ber01-VHDL13_DWMG_081300-1912081300-dsw--0-ia5     08-Dec-2019 13:30                3163
ber01-VHDL13_DWMG_081500-1912081500-dsw--0-ia5     08-Dec-2019 15:30                3163
ber01-VHDL13_DWMG_081600-1912081600-dsw--0-ia5     08-Dec-2019 16:30                3116
ber01-VHDL13_DWMG_081700-1912081700-dsw--0-ia5     08-Dec-2019 17:30                2881
ber01-VHDL13_DWMG_081800-1912081800-dsw--0-ia5     08-Dec-2019 19:30                2990
ber01-VHDL13_DWMG_082000-1912082000-dsw--0-ia5     08-Dec-2019 20:30                2990
ber01-VHDL13_DWMG_082100-1912082100-dsw--0-ia5     08-Dec-2019 21:30                2985
ber01-VHDL13_DWMG_082200-1912082200-dsw--0-ia5     08-Dec-2019 22:30                2985
ber01-VHDL13_DWMG_082300-1912082300-dsw--0-ia5     08-Dec-2019 23:30                3677
ber01-VHDL13_DWMG_090000-1912090000-dsw--0-ia5     09-Dec-2019 00:30                3677
ber01-VHDL13_DWMG_090100-1912090100-dsw--0-ia5     09-Dec-2019 01:30                3677
ber01-VHDL13_DWMG_090200-1912090200-dsw--0-ia5     09-Dec-2019 03:30                3727
ber01-VHDL13_DWMG_090400-1912090400-dsw--0-ia5     09-Dec-2019 05:30                3612
ber01-VHDL13_DWMG_090600-1912090600-dsw--0-ia5     09-Dec-2019 06:30                3612
ber01-VHDL13_DWMG_090700-1912090700-dsw--0-ia5     09-Dec-2019 07:30                3612
ber01-VHDL13_DWMG_090800-1912090800-dsw--0-ia5     09-Dec-2019 09:30                3678
ber01-VHDL13_DWMG_091000-1912091000-dsw--0-ia5     09-Dec-2019 10:30                3678
ber01-VHDL13_DWMG_091100-1912091100-dsw--0-ia5     09-Dec-2019 11:30                3505
ber01-VHDL13_DWMG_091200-1912091200-dsw--0-ia5     09-Dec-2019 12:30                3505
ber01-VHDL13_DWMG_091300-1912091300-dsw--0-ia5     09-Dec-2019 13:30                3528
ber01-VHDL13_DWMO_071500-1912071500-dsw--0-ia5     07-Dec-2019 15:30                3123
ber01-VHDL13_DWMO_071600-1912071600-dsw--0-ia5     07-Dec-2019 16:30                2938
ber01-VHDL13_DWMO_071700-1912071700-dsw--0-ia5     07-Dec-2019 17:30                2938
ber01-VHDL13_DWMO_071800-1912071800-dsw--0-ia5     07-Dec-2019 19:30                2807
ber01-VHDL13_DWMO_072000-1912072000-dsw--0-ia5     07-Dec-2019 20:30                2808
ber01-VHDL13_DWMO_072100-1912072100-dsw--0-ia5     07-Dec-2019 21:30                2808
ber01-VHDL13_DWMO_072200-1912072200-dsw--0-ia5     07-Dec-2019 22:30                2808
ber01-VHDL13_DWMO_072300-1912072300-dsw--0-ia5     07-Dec-2019 23:30                3322
ber01-VHDL13_DWMO_080000-1912080000-dsw--0-ia5     08-Dec-2019 00:30                3322
ber01-VHDL13_DWMO_080100-1912080100-dsw--0-ia5     08-Dec-2019 01:30                3322
ber01-VHDL13_DWMO_080200-1912080200-dsw--0-ia5     08-Dec-2019 03:30                3322
ber01-VHDL13_DWMO_080400-1912080400-dsw--0-ia5     08-Dec-2019 05:30                3186
ber01-VHDL13_DWMO_080600-1912080600-dsw--0-ia5     08-Dec-2019 06:30                3110
ber01-VHDL13_DWMO_080700-1912080700-dsw--0-ia5     08-Dec-2019 07:30                3110
ber01-VHDL13_DWMO_080800-1912080800-dsw--0-ia5     08-Dec-2019 09:30                3246
ber01-VHDL13_DWMO_081000-1912081000-dsw--0-ia5     08-Dec-2019 10:30                3218
ber01-VHDL13_DWMO_081100-1912081100-dsw--0-ia5     08-Dec-2019 11:30                3186
ber01-VHDL13_DWMO_081200-1912081200-dsw--0-ia5     08-Dec-2019 12:30                3186
ber01-VHDL13_DWMO_081300-1912081300-dsw--0-ia5     08-Dec-2019 13:30                3186
ber01-VHDL13_DWMO_081500-1912081500-dsw--0-ia5     08-Dec-2019 15:30                3186
ber01-VHDL13_DWMO_081600-1912081600-dsw--0-ia5     08-Dec-2019 16:30                3186
ber01-VHDL13_DWMO_081700-1912081700-dsw--0-ia5     08-Dec-2019 17:30                2855
ber01-VHDL13_DWMO_081800-1912081800-dsw--0-ia5     08-Dec-2019 19:30                2855
ber01-VHDL13_DWMO_082000-1912082000-dsw--0-ia5     08-Dec-2019 20:30                2855
ber01-VHDL13_DWMO_082100-1912082100-dsw--0-ia5     08-Dec-2019 21:30                2855
ber01-VHDL13_DWMO_082200-1912082200-dsw--0-ia5     08-Dec-2019 22:30                2855
ber01-VHDL13_DWMO_082300-1912082300-dsw--0-ia5     08-Dec-2019 23:30                3396
ber01-VHDL13_DWMO_090000-1912090000-dsw--0-ia5     09-Dec-2019 00:30                3396
ber01-VHDL13_DWMO_090100-1912090100-dsw--0-ia5     09-Dec-2019 01:30                3396
ber01-VHDL13_DWMO_090200-1912090200-dsw--0-ia5     09-Dec-2019 03:30                3396
ber01-VHDL13_DWMO_090400-1912090400-dsw--0-ia5     09-Dec-2019 05:30                3388
ber01-VHDL13_DWMO_090600-1912090600-dsw--0-ia5     09-Dec-2019 06:30                3388
ber01-VHDL13_DWMO_090700-1912090700-dsw--0-ia5     09-Dec-2019 07:30                3388
ber01-VHDL13_DWMO_090800-1912090800-dsw--0-ia5     09-Dec-2019 09:30                3416
ber01-VHDL13_DWMO_091000-1912091000-dsw--0-ia5     09-Dec-2019 10:30                3379
ber01-VHDL13_DWMO_091100-1912091100-dsw--0-ia5     09-Dec-2019 11:30                3213
ber01-VHDL13_DWMO_091200-1912091200-dsw--0-ia5     09-Dec-2019 12:30                3213
ber01-VHDL13_DWMO_091300-1912091300-dsw--0-ia5     09-Dec-2019 13:30                3272
ber01-VHDL13_DWMP_071500-1912071500-dsw--0-ia5     07-Dec-2019 15:30                3282
ber01-VHDL13_DWMP_071600-1912071600-dsw--0-ia5     07-Dec-2019 16:30                3097
ber01-VHDL13_DWMP_071700-1912071700-dsw--0-ia5     07-Dec-2019 17:30                3097
ber01-VHDL13_DWMP_071800-1912071800-dsw--0-ia5     07-Dec-2019 19:30                2939
ber01-VHDL13_DWMP_072000-1912072000-dsw--0-ia5     07-Dec-2019 20:30                2939
ber01-VHDL13_DWMP_072100-1912072100-dsw--0-ia5     07-Dec-2019 21:30                2939
ber01-VHDL13_DWMP_072200-1912072200-dsw--0-ia5     07-Dec-2019 22:30                2939
ber01-VHDL13_DWMP_072300-1912072300-dsw--0-ia5     07-Dec-2019 23:30                3341
ber01-VHDL13_DWMP_080000-1912080000-dsw--0-ia5     08-Dec-2019 00:30                3341
ber01-VHDL13_DWMP_080100-1912080100-dsw--0-ia5     08-Dec-2019 01:30                3341
ber01-VHDL13_DWMP_080200-1912080200-dsw--0-ia5     08-Dec-2019 03:30                3341
ber01-VHDL13_DWMP_080400-1912080400-dsw--0-ia5     08-Dec-2019 05:30                3339
ber01-VHDL13_DWMP_080600-1912080600-dsw--0-ia5     08-Dec-2019 06:30                3352
ber01-VHDL13_DWMP_080700-1912080700-dsw--0-ia5     08-Dec-2019 07:30                3352
ber01-VHDL13_DWMP_080800-1912080800-dsw--0-ia5     08-Dec-2019 09:30                3174
ber01-VHDL13_DWMP_081000-1912081000-dsw--0-ia5     08-Dec-2019 10:30                3174
ber01-VHDL13_DWMP_081100-1912081100-dsw--0-ia5     08-Dec-2019 11:30                3134
ber01-VHDL13_DWMP_081200-1912081200-dsw--0-ia5     08-Dec-2019 12:30                3134
ber01-VHDL13_DWMP_081300-1912081300-dsw--0-ia5     08-Dec-2019 13:30                3134
ber01-VHDL13_DWMP_081500-1912081500-dsw--0-ia5     08-Dec-2019 15:30                3134
ber01-VHDL13_DWMP_081600-1912081600-dsw--0-ia5     08-Dec-2019 16:30                3052
ber01-VHDL13_DWMP_081700-1912081700-dsw--0-ia5     08-Dec-2019 17:30                2793
ber01-VHDL13_DWMP_081800-1912081800-dsw--0-ia5     08-Dec-2019 19:30                2899
ber01-VHDL13_DWMP_082000-1912082000-dsw--0-ia5     08-Dec-2019 20:30                2899
ber01-VHDL13_DWMP_082100-1912082100-dsw--0-ia5     08-Dec-2019 21:30                2899
ber01-VHDL13_DWMP_082200-1912082200-dsw--0-ia5     08-Dec-2019 22:30                2899
ber01-VHDL13_DWMP_082300-1912082300-dsw--0-ia5     08-Dec-2019 23:30                3125
ber01-VHDL13_DWMP_090000-1912090000-dsw--0-ia5     09-Dec-2019 00:30                3792
ber01-VHDL13_DWMP_090100-1912090100-dsw--0-ia5     09-Dec-2019 01:30                3792
ber01-VHDL13_DWMP_090200-1912090200-dsw--0-ia5     09-Dec-2019 03:30                3792
ber01-VHDL13_DWMP_090400-1912090400-dsw--0-ia5     09-Dec-2019 05:30                3687
ber01-VHDL13_DWMP_090600-1912090600-dsw--0-ia5     09-Dec-2019 06:30                3687
ber01-VHDL13_DWMP_090700-1912090700-dsw--0-ia5     09-Dec-2019 07:30                3687
ber01-VHDL13_DWMP_090800-1912090800-dsw--0-ia5     09-Dec-2019 09:30                3687
ber01-VHDL13_DWMP_091000-1912091000-dsw--0-ia5     09-Dec-2019 10:30                3826
ber01-VHDL13_DWMP_091100-1912091100-dsw--0-ia5     09-Dec-2019 11:30                3654
ber01-VHDL13_DWMP_091200-1912091200-dsw--0-ia5     09-Dec-2019 12:30                3654
ber01-VHDL13_DWMP_091300-1912091300-dsw--0-ia5     09-Dec-2019 13:30                3678
ber01-VHDL13_DWOG_071700-1912071700-dsw--0-ia5     07-Dec-2019 18:30                5415
ber01-VHDL13_DWOG_080100-1912080100-dsw--0-ia5     08-Dec-2019 02:45                6400
ber01-VHDL13_DWOG_080300-1912080300-dsw--0-ia5     08-Dec-2019 04:00                6390
ber01-VHDL13_DWOG_080800-1912080800-dsw--0-ia5     08-Dec-2019 09:15                5671
ber01-VHDL13_DWOG_081300-1912081300-dsw--0-ia5     08-Dec-2019 13:00                5488
ber01-VHDL13_DWOG_081700-1912081700-dsw--0-ia5     08-Dec-2019 18:30                5900
ber01-VHDL13_DWOG_090100-1912090100-dsw--0-ia5     09-Dec-2019 02:45                6681
ber01-VHDL13_DWOG_090300-1912090300-dsw--0-ia5     09-Dec-2019 04:00                6549
ber01-VHDL13_DWOG_090800-1912090800-dsw--0-ia5     09-Dec-2019 09:15                6695
ber01-VHDL13_DWOG_091300-1912091300-dsw--0-ia5     09-Dec-2019 13:00                6755
ber01-VHDL13_DWOH_071500-1912071500-dsw--0-ia5     07-Dec-2019 16:28                3449
ber01-VHDL13_DWOH_071800-1912071800-dsw--0-ia5     07-Dec-2019 19:28                3199
ber01-VHDL13_DWOH_080200-1912080200-dsw--0-ia5     08-Dec-2019 03:28                3751
ber01-VHDL13_DWOH_080400-1912080400-dsw--0-ia5     08-Dec-2019 05:58                3648
ber01-VHDL13_DWOH_080800-1912080800-dsw--0-ia5     08-Dec-2019 09:28                3852
ber01-VHDL13_DWOH_081300-1912081300-dsw--0-ia5     08-Dec-2019 13:28                3898
ber01-VHDL13_DWOH_081500-1912081500-dsw--0-ia5     08-Dec-2019 16:28                4035
ber01-VHDL13_DWOH_081800-1912081800-dsw--0-ia5     08-Dec-2019 19:28                3740
ber01-VHDL13_DWOH_090200-1912090200-dsw--0-ia5     09-Dec-2019 03:28                4856
ber01-VHDL13_DWOH_090400-1912090400-dsw--0-ia5     09-Dec-2019 05:58                4704
ber01-VHDL13_DWOH_090800-1912090800-dsw--0-ia5     09-Dec-2019 09:28                4710
ber01-VHDL13_DWOH_091300-1912091300-dsw--0-ia5     09-Dec-2019 13:28                4734
ber01-VHDL13_DWOI_071500-1912071500-dsw--0-ia5     07-Dec-2019 16:28                3632
ber01-VHDL13_DWOI_071800-1912071800-dsw--0-ia5     07-Dec-2019 19:28                3389
ber01-VHDL13_DWOI_080200-1912080200-dsw--0-ia5     08-Dec-2019 03:28                3840
ber01-VHDL13_DWOI_080400-1912080400-dsw--0-ia5     08-Dec-2019 05:58                3735
ber01-VHDL13_DWOI_080800-1912080800-dsw--0-ia5     08-Dec-2019 09:28                3947
ber01-VHDL13_DWOI_081300-1912081300-dsw--0-ia5     08-Dec-2019 13:28                4003
ber01-VHDL13_DWOI_081500-1912081500-dsw--0-ia5     08-Dec-2019 16:28                4145
ber01-VHDL13_DWOI_081800-1912081800-dsw--0-ia5     08-Dec-2019 19:28                3830
ber01-VHDL13_DWOI_090200-1912090200-dsw--0-ia5     09-Dec-2019 03:28                4741
ber01-VHDL13_DWOI_090400-1912090400-dsw--0-ia5     09-Dec-2019 05:58                4868
ber01-VHDL13_DWOI_090800-1912090800-dsw--0-ia5     09-Dec-2019 09:28                4739
ber01-VHDL13_DWOI_091300-1912091300-dsw--0-ia5     09-Dec-2019 13:28                4636
ber01-VHDL13_DWON_071347-1912071347-dsw--0-ia5     07-Dec-2019 13:47                4925
ber01-VHDL13_DWON_071554-1912071554-dsw--0-ia5     07-Dec-2019 15:54                4846
ber01-VHDL13_DWON_071816-1912071816-dsw--0-ia5     07-Dec-2019 18:17                4769
ber01-VHDL13_DWON_072027-1912072027-dsw--0-ia5     07-Dec-2019 20:27                5536
ber01-VHDL13_DWON_072256-1912072256-dsw--0-ia5     07-Dec-2019 22:56                5536
ber01-VHDL13_DWON_072313-1912072313-dsw--0-ia5     07-Dec-2019 23:14                5780
ber01-VHDL13_DWON_080132-1912080132-dsw--0-ia5     08-Dec-2019 01:32                5780
ber01-VHDL13_DWON_080149-1912080149-dsw--0-ia5     08-Dec-2019 01:49                5780
ber01-VHDL13_DWON_080351-1912080351-dsw--0-ia5     08-Dec-2019 03:51                5780
ber01-VHDL13_DWON_080630-1912080630-dsw--0-ia5     08-Dec-2019 06:30                5905
ber01-VHDL13_DWON_080758-1912080758-dsw--0-ia5     08-Dec-2019 07:58                5694
ber01-VHDL13_DWON_081210-1912081210-dsw--0-ia5     08-Dec-2019 12:10                5649
ber01-VHDL13_DWON_081620-1912081620-dsw--0-ia5     08-Dec-2019 16:20                4847
ber01-VHDL13_DWON_081814-1912081814-dsw--0-ia5     08-Dec-2019 18:14                4807
ber01-VHDL13_DWON_081947-1912081947-dsw--0-ia5     08-Dec-2019 19:47                4982
ber01-VHDL13_DWON_082231-1912082231-dsw--0-ia5     08-Dec-2019 22:31                4980
ber01-VHDL13_DWON_090002-1912090002-dsw--0-ia5     09-Dec-2019 00:02                5113
ber01-VHDL13_DWON_090135-1912090135-dsw--0-ia5     09-Dec-2019 01:35                5077
ber01-VHDL13_DWON_090350-1912090350-dsw--0-ia5     09-Dec-2019 03:50                5324
ber01-VHDL13_DWON_090457-1912090457-dsw--0-ia5     09-Dec-2019 04:57                5332
ber01-VHDL13_DWON_090630-1912090630-dsw--0-ia5     09-Dec-2019 06:30                5090
ber01-VHDL13_DWON_090815-1912090815-dsw--0-ia5     09-Dec-2019 08:15                6143
ber01-VHDL13_DWON_091233-1912091233-dsw--0-ia5     09-Dec-2019 12:33                6397
ber01-VHDL13_DWPG_071430-1912071430-dsw--0-ia5     07-Dec-2019 14:30                2234
ber01-VHDL13_DWPG_071500-1912071500-dsw--0-ia5     07-Dec-2019 16:30                2056
ber01-VHDL13_DWPG_071530-1912071530-dsw--0-ia5     07-Dec-2019 15:30                2234
ber01-VHDL13_DWPG_071730-1912071730-dsw--0-ia5     07-Dec-2019 17:30                2055
ber01-VHDL13_DWPG_071800-1912071800-dsw--0-ia5     07-Dec-2019 19:30                1909
ber01-VHDL13_DWPG_071830-1912071830-dsw--0-ia5     07-Dec-2019 18:30                2055
ber01-VHDL13_DWPG_072030-1912072030-dsw--0-ia5     07-Dec-2019 20:30                2016
ber01-VHDL13_DWPG_072130-1912072130-dsw--0-ia5     07-Dec-2019 21:30                2016
ber01-VHDL13_DWPG_080130-1912080130-dsw--0-ia5     08-Dec-2019 01:30                2376
ber01-VHDL13_DWPG_080200-1912080200-dsw--0-ia5     08-Dec-2019 03:30                2377
ber01-VHDL13_DWPG_080400-1912080400-dsw--0-ia5     08-Dec-2019 05:30                2289
ber01-VHDL13_DWPG_080630-1912080630-dsw--0-ia5     08-Dec-2019 06:30                2287
ber01-VHDL13_DWPG_080730-1912080730-dsw--0-ia5     08-Dec-2019 07:30                2322
ber01-VHDL13_DWPG_080800-1912080800-dsw--0-ia5     08-Dec-2019 09:30                2327
ber01-VHDL13_DWPG_080830-1912080830-dsw--0-ia5     08-Dec-2019 08:30                2322
ber01-VHDL13_DWPG_081030-1912081030-dsw--0-ia5     08-Dec-2019 10:30                2326
ber01-VHDL13_DWPG_081130-1912081130-dsw--0-ia5     08-Dec-2019 11:30                2326
ber01-VHDL13_DWPG_081230-1912081230-dsw--0-ia5     08-Dec-2019 12:30                2288
ber01-VHDL13_DWPG_081300-1912081300-dsw--0-ia5     08-Dec-2019 13:30                2385
ber01-VHDL13_DWPG_081430-1912081430-dsw--0-ia5     08-Dec-2019 14:30                2384
ber01-VHDL13_DWPG_081500-1912081500-dsw--0-ia5     08-Dec-2019 16:30                2310
ber01-VHDL13_DWPG_081530-1912081530-dsw--0-ia5     08-Dec-2019 15:30                2384
ber01-VHDL13_DWPG_081730-1912081730-dsw--0-ia5     08-Dec-2019 17:30                2309
ber01-VHDL13_DWPG_081800-1912081800-dsw--0-ia5     08-Dec-2019 19:30                2083
ber01-VHDL13_DWPG_081830-1912081830-dsw--0-ia5     08-Dec-2019 18:30                2309
ber01-VHDL13_DWPG_082030-1912082030-dsw--0-ia5     08-Dec-2019 20:30                2082
ber01-VHDL13_DWPG_082130-1912082130-dsw--0-ia5     08-Dec-2019 21:30                2082
ber01-VHDL13_DWPG_090130-1912090130-dsw--0-ia5     09-Dec-2019 01:30                2252
ber01-VHDL13_DWPG_090200-1912090200-dsw--0-ia5     09-Dec-2019 03:30                2397
ber01-VHDL13_DWPG_090400-1912090400-dsw--0-ia5     09-Dec-2019 05:30                2574
ber01-VHDL13_DWPG_090630-1912090630-dsw--0-ia5     09-Dec-2019 06:30                2572
ber01-VHDL13_DWPG_090730-1912090730-dsw--0-ia5     09-Dec-2019 07:30                2576
ber01-VHDL13_DWPG_090800-1912090800-dsw--0-ia5     09-Dec-2019 09:30                3186
ber01-VHDL13_DWPG_090830-1912090830-dsw--0-ia5     09-Dec-2019 08:30                2687
ber01-VHDL13_DWPG_091030-1912091030-dsw--0-ia5     09-Dec-2019 10:30                3185
ber01-VHDL13_DWPG_091130-1912091130-dsw--0-ia5     09-Dec-2019 11:30                3224
ber01-VHDL13_DWPG_091230-1912091230-dsw--0-ia5     09-Dec-2019 12:30                3277
ber01-VHDL13_DWPG_091300-1912091300-dsw--0-ia5     09-Dec-2019 13:30                2969
ber01-VHDL13_DWPH_071430-1912071430-dsw--0-ia5     07-Dec-2019 14:30                2751
ber01-VHDL13_DWPH_071500-1912071500-dsw--0-ia5     07-Dec-2019 16:30                2672
ber01-VHDL13_DWPH_071530-1912071530-dsw--0-ia5     07-Dec-2019 15:30                2751
ber01-VHDL13_DWPH_071730-1912071730-dsw--0-ia5     07-Dec-2019 17:30                2672
ber01-VHDL13_DWPH_071800-1912071800-dsw--0-ia5     07-Dec-2019 19:30                2363
ber01-VHDL13_DWPH_071830-1912071830-dsw--0-ia5     07-Dec-2019 18:30                2672
ber01-VHDL13_DWPH_072030-1912072030-dsw--0-ia5     07-Dec-2019 20:30                2268
ber01-VHDL13_DWPH_072130-1912072130-dsw--0-ia5     07-Dec-2019 21:30                2268
ber01-VHDL13_DWPH_080130-1912080130-dsw--0-ia5     08-Dec-2019 01:30                2461
ber01-VHDL13_DWPH_080200-1912080200-dsw--0-ia5     08-Dec-2019 03:30                2461
ber01-VHDL13_DWPH_080400-1912080400-dsw--0-ia5     08-Dec-2019 05:30                2635
ber01-VHDL13_DWPH_080630-1912080630-dsw--0-ia5     08-Dec-2019 06:30                2715
ber01-VHDL13_DWPH_080730-1912080730-dsw--0-ia5     08-Dec-2019 07:30                2715
ber01-VHDL13_DWPH_080800-1912080800-dsw--0-ia5     08-Dec-2019 09:30                2661
ber01-VHDL13_DWPH_080830-1912080830-dsw--0-ia5     08-Dec-2019 08:30                2715
ber01-VHDL13_DWPH_081030-1912081030-dsw--0-ia5     08-Dec-2019 10:30                2661
ber01-VHDL13_DWPH_081130-1912081130-dsw--0-ia5     08-Dec-2019 11:30                2661
ber01-VHDL13_DWPH_081230-1912081230-dsw--0-ia5     08-Dec-2019 12:30                2646
ber01-VHDL13_DWPH_081300-1912081300-dsw--0-ia5     08-Dec-2019 13:30                3057
ber01-VHDL13_DWPH_081430-1912081430-dsw--0-ia5     08-Dec-2019 14:30                3057
ber01-VHDL13_DWPH_081500-1912081500-dsw--0-ia5     08-Dec-2019 16:30                2969
ber01-VHDL13_DWPH_081530-1912081530-dsw--0-ia5     08-Dec-2019 15:30                3057
ber01-VHDL13_DWPH_081730-1912081730-dsw--0-ia5     08-Dec-2019 17:30                2969
ber01-VHDL13_DWPH_081800-1912081800-dsw--0-ia5     08-Dec-2019 19:30                2555
ber01-VHDL13_DWPH_081830-1912081830-dsw--0-ia5     08-Dec-2019 18:30                2969
ber01-VHDL13_DWPH_082030-1912082030-dsw--0-ia5     08-Dec-2019 20:30                2555
ber01-VHDL13_DWPH_082130-1912082130-dsw--0-ia5     08-Dec-2019 21:30                2555
ber01-VHDL13_DWPH_090130-1912090130-dsw--0-ia5     09-Dec-2019 01:30                2677
ber01-VHDL13_DWPH_090200-1912090200-dsw--0-ia5     09-Dec-2019 03:30                2590
ber01-VHDL13_DWPH_090400-1912090400-dsw--0-ia5     09-Dec-2019 05:30                3124
ber01-VHDL13_DWPH_090630-1912090630-dsw--0-ia5     09-Dec-2019 06:30                3124
ber01-VHDL13_DWPH_090730-1912090730-dsw--0-ia5     09-Dec-2019 07:30                3124
ber01-VHDL13_DWPH_090800-1912090800-dsw--0-ia5     09-Dec-2019 09:30                3563
ber01-VHDL13_DWPH_090830-1912090830-dsw--0-ia5     09-Dec-2019 08:30                3166
ber01-VHDL13_DWPH_091030-1912091030-dsw--0-ia5     09-Dec-2019 10:30                3563
ber01-VHDL13_DWPH_091130-1912091130-dsw--0-ia5     09-Dec-2019 11:30                3718
ber01-VHDL13_DWPH_091230-1912091230-dsw--0-ia5     09-Dec-2019 12:30                3718
ber01-VHDL13_DWPH_091300-1912091300-dsw--0-ia5     09-Dec-2019 13:30                3658
ber01-VHDL13_DWSG_071800-1912071800-dsw--0-ia5     07-Dec-2019 19:30                3696
ber01-VHDL13_DWSG_080200-1912080200-dsw--0-ia5     08-Dec-2019 03:30                4001
ber01-VHDL13_DWSG_080400-1912080400-dsw--0-ia5     08-Dec-2019 05:30                3893
ber01-VHDL13_DWSG_080800-1912080800-dsw--0-ia5     08-Dec-2019 09:30                4146
ber01-VHDL13_DWSG_081300-1912081300-dsw--0-ia5     08-Dec-2019 13:30                4099
ber01-VHDL13_DWSG_081800-1912081800-dsw--0-ia5     08-Dec-2019 19:30                3807
ber01-VHDL13_DWSG_090200-1912090200-dsw--0-ia5     09-Dec-2019 03:30                4194
ber01-VHDL13_DWSG_090400-1912090400-dsw--0-ia5     09-Dec-2019 05:30                4178
ber01-VHDL13_DWSG_090800-1912090800-dsw--0-ia5     09-Dec-2019 09:30                4239
ber01-VHDL13_DWSG_091300-1912091300-dsw--0-ia5     09-Dec-2019 13:30                4229
ber01-VHDL13_DWSN_071300-1912071300-dsw--0-ia5     07-Dec-2019 14:30                2241
ber01-VHDL13_DWSN_071300_COR-1912071300-dsw--0-ia5 07-Dec-2019 14:35                2034
ber01-VHDL13_DWSN_071800-1912071800-dsw--0-ia5     07-Dec-2019 19:30                2257
ber01-VHDL13_DWSN_080200-1912080200-dsw--0-ia5     08-Dec-2019 03:30                2453
ber01-VHDL13_DWSN_080400-1912080400-dsw--0-ia5     08-Dec-2019 05:30                2461
ber01-VHDL13_DWSN_080800-1912080800-dsw--0-ia5     08-Dec-2019 09:30                2571
ber01-VHDL13_DWSN_081300-1912081300-dsw--0-ia5     08-Dec-2019 14:30                2674
ber01-VHDL13_DWSN_081800-1912081800-dsw--0-ia5     08-Dec-2019 19:30                2413
ber01-VHDL13_DWSN_090200-1912090200-dsw--0-ia5     09-Dec-2019 03:30                2547
ber01-VHDL13_DWSN_090400-1912090400-dsw--0-ia5     09-Dec-2019 05:30                2755
ber01-VHDL13_DWSN_090800-1912090800-dsw--0-ia5     09-Dec-2019 09:30                2765
ber01-VHDL13_DWSO_071300-1912071300-dsw--0-ia5     07-Dec-2019 14:30                3298
ber01-VHDL13_DWSO_071300_COR-1912071300-dsw--0-ia5 07-Dec-2019 14:35                3071
ber01-VHDL13_DWSO_071800-1912071800-dsw--0-ia5     07-Dec-2019 19:30                3433
ber01-VHDL13_DWSO_080200-1912080200-dsw--0-ia5     08-Dec-2019 03:30                3731
ber01-VHDL13_DWSO_080400-1912080400-dsw--0-ia5     08-Dec-2019 05:30                3835
ber01-VHDL13_DWSO_080800-1912080800-dsw--0-ia5     08-Dec-2019 09:30                4042
ber01-VHDL13_DWSO_081300-1912081300-dsw--0-ia5     08-Dec-2019 14:30                4049
ber01-VHDL13_DWSO_081800-1912081800-dsw--0-ia5     08-Dec-2019 19:30                3802
ber01-VHDL13_DWSO_090200-1912090200-dsw--0-ia5     09-Dec-2019 03:30                3881
ber01-VHDL13_DWSO_090400-1912090400-dsw--0-ia5     09-Dec-2019 05:30                4040
ber01-VHDL13_DWSO_090800-1912090800-dsw--0-ia5     09-Dec-2019 09:30                4123
ber01-VHDL13_DWSP_071300-1912071300-dsw--0-ia5     07-Dec-2019 14:30                2688
ber01-VHDL13_DWSP_071300_COR-1912071300-dsw--0-ia5 07-Dec-2019 14:35                2643
ber01-VHDL13_DWSP_071800-1912071800-dsw--0-ia5     07-Dec-2019 19:30                3033
ber01-VHDL13_DWSP_080200-1912080200-dsw--0-ia5     08-Dec-2019 03:30                3354
ber01-VHDL13_DWSP_080400-1912080400-dsw--0-ia5     08-Dec-2019 05:30                3185
ber01-VHDL13_DWSP_080800-1912080800-dsw--0-ia5     08-Dec-2019 09:30                3406
ber01-VHDL13_DWSP_081300-1912081300-dsw--0-ia5     08-Dec-2019 14:30                3456
ber01-VHDL13_DWSP_081800-1912081800-dsw--0-ia5     08-Dec-2019 19:30                3159
ber01-VHDL13_DWSP_090200-1912090200-dsw--0-ia5     09-Dec-2019 03:30                3190
ber01-VHDL13_DWSP_090400-1912090400-dsw--0-ia5     09-Dec-2019 05:30                3461
ber01-VHDL13_DWSP_090800-1912090800-dsw--0-ia5     09-Dec-2019 09:30                3448
ber01-VHDL17_DWOG_081200-1912081200-dsw--0-ia5     08-Dec-2019 12:48                2288
ber01-VHDL17_DWOG_091200-1912091200-dsw--0-ia5     09-Dec-2019 12:13                4413
ber01-VHDL20_DWHG_071300-1912071300-dsw--0-ia5     07-Dec-2019 14:45                5029
ber01-VHDL20_DWHG_071800-1912071800-dsw--0-ia5     07-Dec-2019 19:45                4800
ber01-VHDL20_DWHG_080200-1912080200-dsw--0-ia5     08-Dec-2019 03:45                4887
ber01-VHDL20_DWHG_080400-1912080400-dsw--0-ia5     08-Dec-2019 05:45                4856
ber01-VHDL20_DWHG_080800-1912080800-dsw--0-ia5     08-Dec-2019 09:45                5040
ber01-VHDL20_DWHG_081300-1912081300-dsw--0-ia5     08-Dec-2019 14:45                5118
ber01-VHDL20_DWHG_081800-1912081800-dsw--0-ia5     08-Dec-2019 19:45                5363
ber01-VHDL20_DWHG_090200-1912090200-dsw--0-ia5     09-Dec-2019 03:45                5501
ber01-VHDL20_DWHG_090400-1912090400-dsw--0-ia5     09-Dec-2019 05:45                5454
ber01-VHDL20_DWHG_090800-1912090800-dsw--0-ia5     09-Dec-2019 09:45                4740
ber01-VHDL20_DWHH_071300-1912071300-dsw--0-ia5     07-Dec-2019 14:45                3980
ber01-VHDL20_DWHH_071800-1912071800-dsw--0-ia5     07-Dec-2019 19:45                3769
ber01-VHDL20_DWHH_080200-1912080200-dsw--0-ia5     08-Dec-2019 03:45                3865
ber01-VHDL20_DWHH_080400-1912080400-dsw--0-ia5     08-Dec-2019 05:45                3837
ber01-VHDL20_DWHH_080800-1912080800-dsw--0-ia5     08-Dec-2019 09:45                3959
ber01-VHDL20_DWHH_081300-1912081300-dsw--0-ia5     08-Dec-2019 14:45                4055
ber01-VHDL20_DWHH_081800-1912081800-dsw--0-ia5     08-Dec-2019 19:45                4195
ber01-VHDL20_DWHH_090200-1912090200-dsw--0-ia5     09-Dec-2019 03:45                4120
ber01-VHDL20_DWHH_090400-1912090400-dsw--0-ia5     09-Dec-2019 05:45                4007
ber01-VHDL20_DWHH_090800-1912090800-dsw--0-ia5     09-Dec-2019 09:45                3553
gts01-VHDL12_DWON_071815-1912071845-afsv--03-ia5   07-Dec-2019 18:45                3948
gts01-VHDL12_DWON_080115-1912080245-afsv--34-ia5   08-Dec-2019 02:45                5088
gts01-VHDL12_DWON_080530-1912080630-afsv--43-ia5   08-Dec-2019 06:30                5088
gts01-VHDL12_DWON_080815-1912080915-afsv--20-ia5   08-Dec-2019 09:15                4971
gts01-VHDL12_DWON_081330-1912081330-afsv--65-ia5   08-Dec-2019 13:30                4928
gts01-VHDL12_DWON_081815-1912081845-afsv--09-ia5   08-Dec-2019 18:45                4070
gts01-VHDL12_DWON_090115-1912090245-afsv--38-ia5   09-Dec-2019 02:45                4696
gts01-VHDL12_DWON_090530-1912090630-afsv--53-ia5   09-Dec-2019 06:30                4714
gts01-VHDL12_DWON_090815-1912090915-afsv--36-ia5   09-Dec-2019 09:15                5523
gts01-VHDL12_DWON_091330-1912091330-afsv--86-ia5   09-Dec-2019 13:30                5570
pid-VHDL12_DWEH_080200-1912080200-dsw--0-ia5       08-Dec-2019 03:28                3340
pid-VHDL12_DWEH_090200-1912090200-dsw--0-ia5       09-Dec-2019 03:28                4235
pid-VHDL12_DWHG_080200-1912080200-dsw--0-ia5       08-Dec-2019 03:30                2645
pid-VHDL12_DWHG_080400-1912080400-dsw--0-ia5       08-Dec-2019 05:30                2620
pid-VHDL12_DWHG_090200-1912090200-dsw--0-ia5       09-Dec-2019 03:30                3271
pid-VHDL12_DWHG_090400-1912090400-dsw--0-ia5       09-Dec-2019 05:30                3147
pid-VHDL12_DWHH_080200-1912080200-dsw--0-ia5       08-Dec-2019 03:30                2454
pid-VHDL12_DWHH_080400-1912080400-dsw--0-ia5       08-Dec-2019 05:30                2434
pid-VHDL12_DWHH_090200-1912090200-dsw--0-ia5       09-Dec-2019 03:30                2669
pid-VHDL12_DWHH_090400-1912090400-dsw--0-ia5       09-Dec-2019 05:30                2527
pid-VHDL12_DWLG_071800-1912071800-dsw--0-ia5       07-Dec-2019 19:30                2179
pid-VHDL12_DWLG_080200-1912080200-dsw--0-ia5       08-Dec-2019 03:30                2210
pid-VHDL12_DWLG_080400-1912080400-dsw--0-ia5       08-Dec-2019 05:30                2201
pid-VHDL12_DWLG_080800-1912080800-dsw--0-ia5       08-Dec-2019 09:30                2285
pid-VHDL12_DWLG_081300-1912081300-dsw--0-ia5       08-Dec-2019 13:30                2275
pid-VHDL12_DWLG_081800-1912081800-dsw--0-ia5       08-Dec-2019 19:30                2236
pid-VHDL12_DWLG_090200-1912090200-dsw--0-ia5       09-Dec-2019 03:30                2691
pid-VHDL12_DWLG_090400-1912090400-dsw--0-ia5       09-Dec-2019 05:30                2766
pid-VHDL12_DWLG_090800-1912090800-dsw--0-ia5       09-Dec-2019 09:30                3090
pid-VHDL12_DWLG_091300-1912091300-dsw--0-ia5       09-Dec-2019 13:30                2994
pid-VHDL12_DWLH_071800-1912071800-dsw--0-ia5       07-Dec-2019 19:30                2327
pid-VHDL12_DWLH_080200-1912080200-dsw--0-ia5       08-Dec-2019 03:30                2351
pid-VHDL12_DWLH_080400-1912080400-dsw--0-ia5       08-Dec-2019 05:30                2425
pid-VHDL12_DWLH_080800-1912080800-dsw--0-ia5       08-Dec-2019 09:30                2377
pid-VHDL12_DWLH_081300-1912081300-dsw--0-ia5       08-Dec-2019 13:30                2351
pid-VHDL12_DWLH_081800-1912081800-dsw--0-ia5       08-Dec-2019 19:30                2752
pid-VHDL12_DWLH_090200-1912090200-dsw--0-ia5       09-Dec-2019 03:30                3104
pid-VHDL12_DWLH_090400-1912090400-dsw--0-ia5       09-Dec-2019 05:30                3047
pid-VHDL12_DWLH_090800-1912090800-dsw--0-ia5       09-Dec-2019 09:30                3054
pid-VHDL12_DWLH_091300-1912091300-dsw--0-ia5       09-Dec-2019 13:30                3013
pid-VHDL12_DWLI_071800-1912071800-dsw--0-ia5       07-Dec-2019 19:30                2183
pid-VHDL12_DWLI_080200-1912080200-dsw--0-ia5       08-Dec-2019 03:30                2397
pid-VHDL12_DWLI_080400-1912080400-dsw--0-ia5       08-Dec-2019 05:30                2462
pid-VHDL12_DWLI_080800-1912080800-dsw--0-ia5       08-Dec-2019 09:30                2363
pid-VHDL12_DWLI_081300-1912081300-dsw--0-ia5       08-Dec-2019 13:30                2387
pid-VHDL12_DWLI_081800-1912081800-dsw--0-ia5       08-Dec-2019 19:30                2470
pid-VHDL12_DWLI_090200-1912090200-dsw--0-ia5       09-Dec-2019 03:30                2944
pid-VHDL12_DWLI_090400-1912090400-dsw--0-ia5       09-Dec-2019 05:30                2815
pid-VHDL12_DWLI_090800-1912090800-dsw--0-ia5       09-Dec-2019 09:30                2713
pid-VHDL12_DWLI_091300-1912091300-dsw--0-ia5       09-Dec-2019 13:30                2679
pid-VHDL12_DWMG_071800-1912071800-dsw--0-ia5       07-Dec-2019 19:30                2341
pid-VHDL12_DWMG_080200-1912080200-dsw--0-ia5       08-Dec-2019 03:30                2931
pid-VHDL12_DWMG_080400-1912080400-dsw--0-ia5       08-Dec-2019 05:30                2989
pid-VHDL12_DWMG_080800-1912080800-dsw--0-ia5       08-Dec-2019 09:30                2779
pid-VHDL12_DWMG_081300-1912081300-dsw--0-ia5       08-Dec-2019 13:30                2802
pid-VHDL12_DWMG_081800-1912081800-dsw--0-ia5       08-Dec-2019 19:30                2649
pid-VHDL12_DWMG_090200-1912090200-dsw--0-ia5       09-Dec-2019 03:30                3397
pid-VHDL12_DWMG_090400-1912090400-dsw--0-ia5       09-Dec-2019 05:30                3282
pid-VHDL12_DWMG_090800-1912090800-dsw--0-ia5       09-Dec-2019 09:30                3343
pid-VHDL12_DWMG_091300-1912091300-dsw--0-ia5       09-Dec-2019 13:30                3193
pid-VHDL12_DWOG_080100-1912080100-dsw--0-ia5       08-Dec-2019 02:45                5551
pid-VHDL12_DWOG_080300-1912080300-dsw--0-ia5       08-Dec-2019 04:00                5541
pid-VHDL12_DWOG_090100-1912090100-dsw--0-ia5       09-Dec-2019 02:45                6168
pid-VHDL12_DWOG_090300-1912090300-dsw--0-ia5       09-Dec-2019 04:00                6036
pid-VHDL12_DWOH_080200-1912080200-dsw--0-ia5       08-Dec-2019 03:28                3211
pid-VHDL12_DWOH_090200-1912090200-dsw--0-ia5       09-Dec-2019 03:28                4218
pid-VHDL12_DWOI_080200-1912080200-dsw--0-ia5       08-Dec-2019 03:28                3301
pid-VHDL12_DWOI_090200-1912090200-dsw--0-ia5       09-Dec-2019 03:28                4097
pid-VHDL12_DWSG_080200-1912080200-dsw--0-ia5       08-Dec-2019 03:30                3436
pid-VHDL12_DWSG_090200-1912090200-dsw--0-ia5       09-Dec-2019 03:30                3706
swis2-VHDL20_DWEG_071300-1912071300-dsw--0-ia5     07-Dec-2019 13:45                5326
swis2-VHDL20_DWEG_071500-1912071500-dsw--0-ia5     07-Dec-2019 16:45                5274
swis2-VHDL20_DWEG_071800-1912071800-dsw--0-ia5     07-Dec-2019 19:45                5025
swis2-VHDL20_DWEG_080200-1912080200-dsw--0-ia5     08-Dec-2019 03:45                5531
swis2-VHDL20_DWEG_080400-1912080400-dsw--0-ia5     08-Dec-2019 06:15                5598
swis2-VHDL20_DWEG_080800-1912080800-dsw--0-ia5     08-Dec-2019 09:45                5806
swis2-VHDL20_DWEG_081300-1912081300-dsw--0-ia5     08-Dec-2019 13:45                5839
swis2-VHDL20_DWEG_081500-1912081500-dsw--0-ia5     08-Dec-2019 16:45                5953
swis2-VHDL20_DWEG_081800-1912081800-dsw--0-ia5     08-Dec-2019 19:45                5721
swis2-VHDL20_DWEG_090200-1912090200-dsw--0-ia5     09-Dec-2019 03:45                6783
swis2-VHDL20_DWEG_090400-1912090400-dsw--0-ia5     09-Dec-2019 06:15                6778
swis2-VHDL20_DWEG_090800-1912090800-dsw--0-ia5     09-Dec-2019 09:45                6814
swis2-VHDL20_DWEH_071300-1912071300-dsw--0-ia5     07-Dec-2019 13:45                5413
swis2-VHDL20_DWEH_071500-1912071500-dsw--0-ia5     07-Dec-2019 16:45                5349
swis2-VHDL20_DWEH_071800-1912071800-dsw--0-ia5     07-Dec-2019 19:45                5134
swis2-VHDL20_DWEH_080200-1912080200-dsw--0-ia5     08-Dec-2019 03:45                5689
swis2-VHDL20_DWEH_080400-1912080400-dsw--0-ia5     08-Dec-2019 06:15                5723
swis2-VHDL20_DWEH_080800-1912080800-dsw--0-ia5     08-Dec-2019 09:45                6583
swis2-VHDL20_DWEH_081300-1912081300-dsw--0-ia5     08-Dec-2019 13:45                5958
swis2-VHDL20_DWEH_081500-1912081500-dsw--0-ia5     08-Dec-2019 16:45                5975
swis2-VHDL20_DWEH_081800-1912081800-dsw--0-ia5     08-Dec-2019 19:45                5858
swis2-VHDL20_DWEH_090200-1912090200-dsw--0-ia5     09-Dec-2019 03:45                6740
swis2-VHDL20_DWEH_090400-1912090400-dsw--0-ia5     09-Dec-2019 06:15                6842
swis2-VHDL20_DWEH_090800-1912090800-dsw--0-ia5     09-Dec-2019 09:45                7601
swis2-VHDL20_DWEI_071300-1912071300-dsw--0-ia5     07-Dec-2019 13:45                5521
swis2-VHDL20_DWEI_071500-1912071500-dsw--0-ia5     07-Dec-2019 16:45                5471
swis2-VHDL20_DWEI_071800-1912071800-dsw--0-ia5     07-Dec-2019 19:45                5223
swis2-VHDL20_DWEI_080200-1912080200-dsw--0-ia5     08-Dec-2019 03:45                5630
swis2-VHDL20_DWEI_080400-1912080400-dsw--0-ia5     08-Dec-2019 06:15                5585
swis2-VHDL20_DWEI_080800-1912080800-dsw--0-ia5     08-Dec-2019 09:45                5790
swis2-VHDL20_DWEI_081300-1912081300-dsw--0-ia5     08-Dec-2019 13:45                5844
swis2-VHDL20_DWEI_081500-1912081500-dsw--0-ia5     08-Dec-2019 16:45                5930
swis2-VHDL20_DWEI_081800-1912081800-dsw--0-ia5     08-Dec-2019 19:45                5666
swis2-VHDL20_DWEI_090200-1912090200-dsw--0-ia5     09-Dec-2019 03:45                6524
swis2-VHDL20_DWEI_090400-1912090400-dsw--0-ia5     09-Dec-2019 06:15                6943
swis2-VHDL20_DWEI_090800-1912090800-dsw--0-ia5     09-Dec-2019 09:45                6834
swis2-VHDL20_DWHG_071300-1912071300-dsw--0-ia5     07-Dec-2019 14:45                5029
swis2-VHDL20_DWHG_071800-1912071800-dsw--0-ia5     07-Dec-2019 19:45                4800
swis2-VHDL20_DWHG_080200-1912080200-dsw--0-ia5     08-Dec-2019 03:45                4887
swis2-VHDL20_DWHG_080400-1912080400-dsw--0-ia5     08-Dec-2019 05:45                4856
swis2-VHDL20_DWHG_080800-1912080800-dsw--0-ia5     08-Dec-2019 09:45                5040
swis2-VHDL20_DWHG_081300-1912081300-dsw--0-ia5     08-Dec-2019 14:45                5118
swis2-VHDL20_DWHG_081800-1912081800-dsw--0-ia5     08-Dec-2019 19:45                5363
swis2-VHDL20_DWHG_090200-1912090200-dsw--0-ia5     09-Dec-2019 03:45                5501
swis2-VHDL20_DWHG_090400-1912090400-dsw--0-ia5     09-Dec-2019 05:45                5454
swis2-VHDL20_DWHG_090800-1912090800-dsw--0-ia5     09-Dec-2019 09:45                4740
swis2-VHDL20_DWHH_071300-1912071300-dsw--0-ia5     07-Dec-2019 14:45                3980
swis2-VHDL20_DWHH_071800-1912071800-dsw--0-ia5     07-Dec-2019 19:45                3769
swis2-VHDL20_DWHH_080200-1912080200-dsw--0-ia5     08-Dec-2019 03:45                3865
swis2-VHDL20_DWHH_080400-1912080400-dsw--0-ia5     08-Dec-2019 05:45                3837
swis2-VHDL20_DWHH_080800-1912080800-dsw--0-ia5     08-Dec-2019 09:45                3959
swis2-VHDL20_DWHH_081300-1912081300-dsw--0-ia5     08-Dec-2019 14:45                4055
swis2-VHDL20_DWHH_081800-1912081800-dsw--0-ia5     08-Dec-2019 19:45                4195
swis2-VHDL20_DWHH_090200-1912090200-dsw--0-ia5     09-Dec-2019 03:45                4120
swis2-VHDL20_DWHH_090400-1912090400-dsw--0-ia5     09-Dec-2019 05:45                4007
swis2-VHDL20_DWHH_090800-1912090800-dsw--0-ia5     09-Dec-2019 09:45                3553
swis2-VHDL20_DWLG_071300-1912071300-dsw--0-ia5     07-Dec-2019 13:45                4649
swis2-VHDL20_DWLG_071800-1912071800-dsw--0-ia5     07-Dec-2019 19:45                4274
swis2-VHDL20_DWLG_080200-1912080200-dsw--0-ia5     08-Dec-2019 03:45                4479
swis2-VHDL20_DWLG_080400-1912080400-dsw--0-ia5     08-Dec-2019 05:45                4515
swis2-VHDL20_DWLG_080800-1912080800-dsw--0-ia5     08-Dec-2019 09:45                4596
swis2-VHDL20_DWLG_081300-1912081300-dsw--0-ia5     08-Dec-2019 13:45                4589
swis2-VHDL20_DWLG_081800-1912081800-dsw--0-ia5     08-Dec-2019 19:45                4451
swis2-VHDL20_DWLG_090200-1912090200-dsw--0-ia5     09-Dec-2019 03:45                4970
swis2-VHDL20_DWLG_090400-1912090400-dsw--0-ia5     09-Dec-2019 05:45                5057
swis2-VHDL20_DWLG_090800-1912090800-dsw--0-ia5     09-Dec-2019 09:45                5410
swis2-VHDL20_DWLH_071300-1912071300-dsw--0-ia5     07-Dec-2019 13:45                4673
swis2-VHDL20_DWLH_071800-1912071800-dsw--0-ia5     07-Dec-2019 19:45                4402
swis2-VHDL20_DWLH_080200-1912080200-dsw--0-ia5     08-Dec-2019 03:45                4493
swis2-VHDL20_DWLH_080400-1912080400-dsw--0-ia5     08-Dec-2019 05:45                4609
swis2-VHDL20_DWLH_080800-1912080800-dsw--0-ia5     08-Dec-2019 09:45                4561
swis2-VHDL20_DWLH_081300-1912081300-dsw--0-ia5     08-Dec-2019 13:45                4538
swis2-VHDL20_DWLH_081800-1912081800-dsw--0-ia5     08-Dec-2019 19:45                4984
swis2-VHDL20_DWLH_090200-1912090200-dsw--0-ia5     09-Dec-2019 03:45                5393
swis2-VHDL20_DWLH_090400-1912090400-dsw--0-ia5     09-Dec-2019 05:45                5322
swis2-VHDL20_DWLH_090800-1912090800-dsw--0-ia5     09-Dec-2019 09:45                5376
swis2-VHDL20_DWLI_071300-1912071300-dsw--0-ia5     07-Dec-2019 13:45                4452
swis2-VHDL20_DWLI_071800-1912071800-dsw--0-ia5     07-Dec-2019 19:45                4278
swis2-VHDL20_DWLI_080200-1912080200-dsw--0-ia5     08-Dec-2019 03:45                4558
swis2-VHDL20_DWLI_080400-1912080400-dsw--0-ia5     08-Dec-2019 05:45                4665
swis2-VHDL20_DWLI_080800-1912080800-dsw--0-ia5     08-Dec-2019 09:45                4566
swis2-VHDL20_DWLI_081300-1912081300-dsw--0-ia5     08-Dec-2019 13:45                4593
swis2-VHDL20_DWLI_081800-1912081800-dsw--0-ia5     08-Dec-2019 19:45                4683
swis2-VHDL20_DWLI_090200-1912090200-dsw--0-ia5     09-Dec-2019 03:45                5223
swis2-VHDL20_DWLI_090400-1912090400-dsw--0-ia5     09-Dec-2019 05:45                5101
swis2-VHDL20_DWLI_090800-1912090800-dsw--0-ia5     09-Dec-2019 09:45                5022
swis2-VHDL20_DWMG_071300-1912071300-dsw--0-ia5     07-Dec-2019 13:45                5975
swis2-VHDL20_DWMG_071800-1912071800-dsw--0-ia5     07-Dec-2019 19:45                5789
swis2-VHDL20_DWMG_080200-1912080200-dsw--0-ia5     08-Dec-2019 03:45                6327
swis2-VHDL20_DWMG_080400-1912080400-dsw--0-ia5     08-Dec-2019 05:45                6314
swis2-VHDL20_DWMG_080800-1912080800-dsw--0-ia5     08-Dec-2019 09:45                6104
swis2-VHDL20_DWMG_081300-1912081300-dsw--0-ia5     08-Dec-2019 13:45                6127
swis2-VHDL20_DWMG_081800-1912081800-dsw--0-ia5     08-Dec-2019 19:45                5954
swis2-VHDL20_DWMG_090200-1912090200-dsw--0-ia5     09-Dec-2019 03:45                6698
swis2-VHDL20_DWMG_090400-1912090400-dsw--0-ia5     09-Dec-2019 05:45                6578
swis2-VHDL20_DWMG_090800-1912090800-dsw--0-ia5     09-Dec-2019 09:45                6642
swis2-VHDL20_DWMO_071300-1912071300-dsw--0-ia5     07-Dec-2019 13:45                5135
swis2-VHDL20_DWMO_071800-1912071800-dsw--0-ia5     07-Dec-2019 19:45                4819
swis2-VHDL20_DWMO_080200-1912080200-dsw--0-ia5     08-Dec-2019 03:45                5270
swis2-VHDL20_DWMO_080400-1912080400-dsw--0-ia5     08-Dec-2019 05:45                5197
swis2-VHDL20_DWMO_080800-1912080800-dsw--0-ia5     08-Dec-2019 09:45                5229
swis2-VHDL20_DWMO_081300-1912081300-dsw--0-ia5     08-Dec-2019 13:45                5197
swis2-VHDL20_DWMO_081800-1912081800-dsw--0-ia5     08-Dec-2019 19:45                4866
swis2-VHDL20_DWMO_090200-1912090200-dsw--0-ia5     09-Dec-2019 03:45                5483
swis2-VHDL20_DWMO_090400-1912090400-dsw--0-ia5     09-Dec-2019 05:45                5401
swis2-VHDL20_DWMO_090800-1912090800-dsw--0-ia5     09-Dec-2019 09:45                5388
swis2-VHDL20_DWMP_071300-1912071300-dsw--0-ia5     07-Dec-2019 13:45                5997
swis2-VHDL20_DWMP_071800-1912071800-dsw--0-ia5     07-Dec-2019 19:45                5634
swis2-VHDL20_DWMP_080200-1912080200-dsw--0-ia5     08-Dec-2019 03:45                6026
swis2-VHDL20_DWMP_080400-1912080400-dsw--0-ia5     08-Dec-2019 05:45                6053
swis2-VHDL20_DWMP_080800-1912080800-dsw--0-ia5     08-Dec-2019 09:45                5888
swis2-VHDL20_DWMP_081300-1912081300-dsw--0-ia5     08-Dec-2019 13:45                5848
swis2-VHDL20_DWMP_081800-1912081800-dsw--0-ia5     08-Dec-2019 19:45                5594
swis2-VHDL20_DWMP_090200-1912090200-dsw--0-ia5     09-Dec-2019 03:45                6482
swis2-VHDL20_DWMP_090400-1912090400-dsw--0-ia5     09-Dec-2019 05:45                6403
swis2-VHDL20_DWMP_090800-1912090800-dsw--0-ia5     09-Dec-2019 09:45                6403
swis2-VHDL20_DWPG_071430-1912071430-dsw--0-ia5     07-Dec-2019 14:30                3223
swis2-VHDL20_DWPG_071500-1912071500-dsw--0-ia5     07-Dec-2019 16:30                3015
swis2-VHDL20_DWPG_071530-1912071530-dsw--0-ia5     07-Dec-2019 15:30                3223
swis2-VHDL20_DWPG_071730-1912071730-dsw--0-ia5     07-Dec-2019 17:30                3044
swis2-VHDL20_DWPG_071800-1912071800-dsw--0-ia5     07-Dec-2019 19:30                2898
swis2-VHDL20_DWPG_071830-1912071830-dsw--0-ia5     07-Dec-2019 18:30                3044
swis2-VHDL20_DWPG_072030-1912072030-dsw--0-ia5     07-Dec-2019 20:30                3005
swis2-VHDL20_DWPG_072130-1912072130-dsw--0-ia5     07-Dec-2019 21:30                3005
swis2-VHDL20_DWPG_080200-1912080200-dsw--0-ia5     08-Dec-2019 03:30                3407
swis2-VHDL20_DWPG_080400-1912080400-dsw--0-ia5     08-Dec-2019 05:30                3212
swis2-VHDL20_DWPG_080630-1912080630-dsw--0-ia5     08-Dec-2019 06:30                3212
swis2-VHDL20_DWPG_080730-1912080730-dsw--0-ia5     08-Dec-2019 07:30                3247
swis2-VHDL20_DWPG_080800-1912080800-dsw--0-ia5     08-Dec-2019 09:30                3315
swis2-VHDL20_DWPG_080830-1912080830-dsw--0-ia5     08-Dec-2019 08:30                3247
swis2-VHDL20_DWPG_081030-1912081030-dsw--0-ia5     08-Dec-2019 10:30                3314
swis2-VHDL20_DWPG_081130-1912081130-dsw--0-ia5     08-Dec-2019 11:30                3314
swis2-VHDL20_DWPG_081230-1912081230-dsw--0-ia5     08-Dec-2019 12:30                3276
swis2-VHDL20_DWPG_081300-1912081300-dsw--0-ia5     08-Dec-2019 13:30                3343
swis2-VHDL20_DWPG_081430-1912081430-dsw--0-ia5     08-Dec-2019 14:30                3372
swis2-VHDL20_DWPG_081500-1912081500-dsw--0-ia5     08-Dec-2019 16:30                3268
swis2-VHDL20_DWPG_081530-1912081530-dsw--0-ia5     08-Dec-2019 15:30                3372
swis2-VHDL20_DWPG_081730-1912081730-dsw--0-ia5     08-Dec-2019 17:30                3297
swis2-VHDL20_DWPG_081800-1912081800-dsw--0-ia5     08-Dec-2019 19:30                3071
swis2-VHDL20_DWPG_081830-1912081830-dsw--0-ia5     08-Dec-2019 18:30                3297
swis2-VHDL20_DWPG_082030-1912082030-dsw--0-ia5     08-Dec-2019 20:30                3070
swis2-VHDL20_DWPG_082130-1912082130-dsw--0-ia5     08-Dec-2019 21:30                3070
swis2-VHDL20_DWPG_090200-1912090200-dsw--0-ia5     09-Dec-2019 03:30                3410
swis2-VHDL20_DWPG_090400-1912090400-dsw--0-ia5     09-Dec-2019 05:30                3499
swis2-VHDL20_DWPG_090630-1912090630-dsw--0-ia5     09-Dec-2019 06:30                3499
swis2-VHDL20_DWPG_090730-1912090730-dsw--0-ia5     09-Dec-2019 07:30                3503
swis2-VHDL20_DWPG_090800-1912090800-dsw--0-ia5     09-Dec-2019 09:30                4176
swis2-VHDL20_DWPG_090830-1912090830-dsw--0-ia5     09-Dec-2019 08:30                3614
swis2-VHDL20_DWPG_091030-1912091030-dsw--0-ia5     09-Dec-2019 10:30                4175
swis2-VHDL20_DWPG_091130-1912091130-dsw--0-ia5     09-Dec-2019 11:30                4214
swis2-VHDL20_DWPG_091230-1912091230-dsw--0-ia5     09-Dec-2019 12:30                4267
swis2-VHDL20_DWPG_091300-1912091300-dsw--0-ia5     09-Dec-2019 13:30                3929
swis2-VHDL20_DWPH_071430-1912071430-dsw--0-ia5     07-Dec-2019 14:30                3740
swis2-VHDL20_DWPH_071500-1912071500-dsw--0-ia5     07-Dec-2019 16:30                3661
swis2-VHDL20_DWPH_071530-1912071530-dsw--0-ia5     07-Dec-2019 15:30                3740
swis2-VHDL20_DWPH_071730-1912071730-dsw--0-ia5     07-Dec-2019 17:30                3661
swis2-VHDL20_DWPH_071800-1912071800-dsw--0-ia5     07-Dec-2019 19:30                3352
swis2-VHDL20_DWPH_071830-1912071830-dsw--0-ia5     07-Dec-2019 18:30                3661
swis2-VHDL20_DWPH_072030-1912072030-dsw--0-ia5     07-Dec-2019 20:30                3257
swis2-VHDL20_DWPH_072130-1912072130-dsw--0-ia5     07-Dec-2019 21:30                3257
swis2-VHDL20_DWPH_080200-1912080200-dsw--0-ia5     08-Dec-2019 03:30                3463
swis2-VHDL20_DWPH_080400-1912080400-dsw--0-ia5     08-Dec-2019 05:30                3560
swis2-VHDL20_DWPH_080630-1912080630-dsw--0-ia5     08-Dec-2019 06:30                3640
swis2-VHDL20_DWPH_080730-1912080730-dsw--0-ia5     08-Dec-2019 07:30                3640
swis2-VHDL20_DWPH_080800-1912080800-dsw--0-ia5     08-Dec-2019 09:30                3649
swis2-VHDL20_DWPH_080830-1912080830-dsw--0-ia5     08-Dec-2019 08:30                3640
swis2-VHDL20_DWPH_081030-1912081030-dsw--0-ia5     08-Dec-2019 10:30                3649
swis2-VHDL20_DWPH_081130-1912081130-dsw--0-ia5     08-Dec-2019 11:30                3649
swis2-VHDL20_DWPH_081230-1912081230-dsw--0-ia5     08-Dec-2019 12:30                3634
swis2-VHDL20_DWPH_081300-1912081300-dsw--0-ia5     08-Dec-2019 13:30                4045
swis2-VHDL20_DWPH_081430-1912081430-dsw--0-ia5     08-Dec-2019 14:30                4045
swis2-VHDL20_DWPH_081500-1912081500-dsw--0-ia5     08-Dec-2019 16:30                3957
swis2-VHDL20_DWPH_081530-1912081530-dsw--0-ia5     08-Dec-2019 15:30                4045
swis2-VHDL20_DWPH_081730-1912081730-dsw--0-ia5     08-Dec-2019 17:30                3957
swis2-VHDL20_DWPH_081800-1912081800-dsw--0-ia5     08-Dec-2019 19:30                3543
swis2-VHDL20_DWPH_081830-1912081830-dsw--0-ia5     08-Dec-2019 18:30                3957
swis2-VHDL20_DWPH_082030-1912082030-dsw--0-ia5     08-Dec-2019 20:30                3543
swis2-VHDL20_DWPH_082130-1912082130-dsw--0-ia5     08-Dec-2019 21:30                3543
swis2-VHDL20_DWPH_090200-1912090200-dsw--0-ia5     09-Dec-2019 03:30                3626
swis2-VHDL20_DWPH_090400-1912090400-dsw--0-ia5     09-Dec-2019 05:30                4051
swis2-VHDL20_DWPH_090630-1912090630-dsw--0-ia5     09-Dec-2019 06:30                4051
swis2-VHDL20_DWPH_090730-1912090730-dsw--0-ia5     09-Dec-2019 07:30                4051
swis2-VHDL20_DWPH_090800-1912090800-dsw--0-ia5     09-Dec-2019 09:30                4553
swis2-VHDL20_DWPH_090830-1912090830-dsw--0-ia5     09-Dec-2019 08:30                4093
swis2-VHDL20_DWPH_091030-1912091030-dsw--0-ia5     09-Dec-2019 10:30                4553
swis2-VHDL20_DWPH_091130-1912091130-dsw--0-ia5     09-Dec-2019 11:30                4708
swis2-VHDL20_DWPH_091230-1912091230-dsw--0-ia5     09-Dec-2019 12:30                4708
swis2-VHDL20_DWPH_091300-1912091300-dsw--0-ia5     09-Dec-2019 13:30                4648
swis2-VHDL20_DWSG_071300-1912071300-dsw--0-ia5     07-Dec-2019 14:45                4987
swis2-VHDL20_DWSG_071800-1912071800-dsw--0-ia5     07-Dec-2019 19:45                5462
swis2-VHDL20_DWSG_080200-1912080200-dsw--0-ia5     08-Dec-2019 03:45                5765
swis2-VHDL20_DWSG_080400-1912080400-dsw--0-ia5     08-Dec-2019 05:45                5656
swis2-VHDL20_DWSG_080800-1912080800-dsw--0-ia5     08-Dec-2019 09:45                5906
swis2-VHDL20_DWSG_081300-1912081300-dsw--0-ia5     08-Dec-2019 14:45                5864
swis2-VHDL20_DWSG_081800-1912081800-dsw--0-ia5     08-Dec-2019 19:45                5572
swis2-VHDL20_DWSG_090200-1912090200-dsw--0-ia5     09-Dec-2019 03:45                5955
swis2-VHDL20_DWSG_090400-1912090400-dsw--0-ia5     09-Dec-2019 05:45                5940
swis2-VHDL20_DWSG_090800-1912090800-dsw--0-ia5     09-Dec-2019 09:45                6004