Index of /weather/text_forecasts/txt/


../
FPDL13_DWMZ_070600                                 07-Jun-2023 13:32                4574
FPDL13_DWMZ_080600                                 08-Jun-2023 12:42                6114
SXDL31_DWAV_070800                                 07-Jun-2023 07:27                7564
SXDL31_DWAV_071800                                 07-Jun-2023 16:42                6676
SXDL31_DWAV_080800                                 08-Jun-2023 07:41               10145
SXDL31_DWAV_081800                                 08-Jun-2023 17:00                9582
SXDL31_DWAV_LATEST                                 08-Jun-2023 17:00                9582
SXDL33_DWAV_070000                                 07-Jun-2023 09:36                7742
SXDL33_DWAV_080000                                 08-Jun-2023 10:14                6868
SXDL33_DWAV_LATEST                                 08-Jun-2023 10:14                6868
ber01-FWDL39_DWMS_071230-2306071230-dsw--0-ia5     07-Jun-2023 12:02                1342
ber01-FWDL39_DWMS_081230-2306081230-dsw--0-ia5     08-Jun-2023 12:09                1319
ber01-VHDL13_DWEH_070200-2306070200-dsw--0-ia5     07-Jun-2023 02:28                2751
ber01-VHDL13_DWEH_070400-2306070400-dsw--0-ia5     07-Jun-2023 04:58                2952
ber01-VHDL13_DWEH_070800-2306070800-dsw--0-ia5     07-Jun-2023 08:28                2992
ber01-VHDL13_DWEH_071300-2306071300-dsw--0-ia5     07-Jun-2023 12:28                3263
ber01-VHDL13_DWEH_071500-2306071500-dsw--0-ia5     07-Jun-2023 15:28                3261
ber01-VHDL13_DWEH_071800-2306071800-dsw--0-ia5     07-Jun-2023 18:28                2895
ber01-VHDL13_DWEH_080200-2306080200-dsw--0-ia5     08-Jun-2023 02:28                3180
ber01-VHDL13_DWEH_080400-2306080400-dsw--0-ia5     08-Jun-2023 04:58                3051
ber01-VHDL13_DWEH_080800-2306080800-dsw--0-ia5     08-Jun-2023 08:28                3014
ber01-VHDL13_DWEH_081300-2306081300-dsw--0-ia5     08-Jun-2023 12:28                2853
ber01-VHDL13_DWEH_081500-2306081500-dsw--0-ia5     08-Jun-2023 15:28                3260
ber01-VHDL13_DWEH_081800-2306081800-dsw--0-ia5     08-Jun-2023 18:28                3260
ber01-VHDL13_DWEH_081800_COR-2306081800-dsw--0-ia5 08-Jun-2023 18:54                2735
ber01-VHDL13_DWHG_070200-2306070200-dsw--0-ia5     07-Jun-2023 02:30                2615
ber01-VHDL13_DWHG_070400-2306070400-dsw--0-ia5     07-Jun-2023 05:00                2636
ber01-VHDL13_DWHG_070800-2306070800-dsw--0-ia5     07-Jun-2023 08:30                2817
ber01-VHDL13_DWHG_071300-2306071300-dsw--0-ia5     07-Jun-2023 12:30                3262
ber01-VHDL13_DWHG_071800-2306071800-dsw--0-ia5     07-Jun-2023 18:30                2802
ber01-VHDL13_DWHG_080200-2306080200-dsw--0-ia5     08-Jun-2023 02:30                2838
ber01-VHDL13_DWHG_080400-2306080400-dsw--0-ia5     08-Jun-2023 05:00                2843
ber01-VHDL13_DWHG_080800-2306080800-dsw--0-ia5     08-Jun-2023 08:30                2752
ber01-VHDL13_DWHG_081300-2306081300-dsw--0-ia5     08-Jun-2023 12:30                2649
ber01-VHDL13_DWHG_081800-2306081800-dsw--0-ia5     08-Jun-2023 18:30                2444
ber01-VHDL13_DWHH_070200-2306070200-dsw--0-ia5     07-Jun-2023 02:30                2292
ber01-VHDL13_DWHH_070400-2306070400-dsw--0-ia5     07-Jun-2023 05:00                2308
ber01-VHDL13_DWHH_070800-2306070800-dsw--0-ia5     07-Jun-2023 08:30                2374
ber01-VHDL13_DWHH_071300-2306071300-dsw--0-ia5     07-Jun-2023 12:30                2649
ber01-VHDL13_DWHH_071800-2306071800-dsw--0-ia5     07-Jun-2023 18:30                2502
ber01-VHDL13_DWHH_080200-2306080200-dsw--0-ia5     08-Jun-2023 02:30                2888
ber01-VHDL13_DWHH_080400-2306080400-dsw--0-ia5     08-Jun-2023 05:00                2894
ber01-VHDL13_DWHH_080800-2306080800-dsw--0-ia5     08-Jun-2023 08:30                2810
ber01-VHDL13_DWHH_081300-2306081300-dsw--0-ia5     08-Jun-2023 12:30                2649
ber01-VHDL13_DWHH_081800-2306081800-dsw--0-ia5     08-Jun-2023 18:30                2086
ber01-VHDL13_DWLG_070033-2306070033-dsw--0-ia5     07-Jun-2023 00:33                1767
ber01-VHDL13_DWLG_070200-2306070200-dsw--0-ia5     07-Jun-2023 02:30                1761
ber01-VHDL13_DWLG_070400-2306070400-dsw--0-ia5     07-Jun-2023 04:59                1852
ber01-VHDL13_DWLG_070533-2306070533-dsw--0-ia5     07-Jun-2023 05:33                1858
ber01-VHDL13_DWLG_070633-2306070633-dsw--0-ia5     07-Jun-2023 06:33                1858
ber01-VHDL13_DWLG_070733-2306070733-dsw--0-ia5     07-Jun-2023 07:33                1858
ber01-VHDL13_DWLG_070800-2306070800-dsw--0-ia5     07-Jun-2023 08:30                1849
ber01-VHDL13_DWLG_070933-2306070933-dsw--0-ia5     07-Jun-2023 09:33                1858
ber01-VHDL13_DWLG_071033-2306071033-dsw--0-ia5     07-Jun-2023 10:33                1827
ber01-VHDL13_DWLG_071133-2306071133-dsw--0-ia5     07-Jun-2023 11:33                1827
ber01-VHDL13_DWLG_071300-2306071300-dsw--0-ia5     07-Jun-2023 12:30                1969
ber01-VHDL13_DWLG_071333-2306071333-dsw--0-ia5     07-Jun-2023 13:33                2055
ber01-VHDL13_DWLG_071433-2306071433-dsw--0-ia5     07-Jun-2023 14:33                2055
ber01-VHDL13_DWLG_071533-2306071533-dsw--0-ia5     07-Jun-2023 15:33                2055
ber01-VHDL13_DWLG_071633-2306071633-dsw--0-ia5     07-Jun-2023 16:33                2055
ber01-VHDL13_DWLG_071733-2306071733-dsw--0-ia5     07-Jun-2023 17:33                1649
ber01-VHDL13_DWLG_071800-2306071800-dsw--0-ia5     07-Jun-2023 18:30                1643
ber01-VHDL13_DWLG_071933-2306071933-dsw--0-ia5     07-Jun-2023 19:33                1648
ber01-VHDL13_DWLG_072033-2306072033-dsw--0-ia5     07-Jun-2023 20:33                1648
ber01-VHDL13_DWLG_080033-2306080033-dsw--0-ia5     08-Jun-2023 00:33                1783
ber01-VHDL13_DWLG_080200-2306080200-dsw--0-ia5     08-Jun-2023 02:30                1849
ber01-VHDL13_DWLG_080400-2306080400-dsw--0-ia5     08-Jun-2023 05:00                2296
ber01-VHDL13_DWLG_080533-2306080533-dsw--0-ia5     08-Jun-2023 05:33                2302
ber01-VHDL13_DWLG_080633-2306080633-dsw--0-ia5     08-Jun-2023 06:33                2302
ber01-VHDL13_DWLG_080733-2306080733-dsw--0-ia5     08-Jun-2023 07:33                2302
ber01-VHDL13_DWLG_080800-2306080800-dsw--0-ia5     08-Jun-2023 08:30                2283
ber01-VHDL13_DWLG_080933-2306080933-dsw--0-ia5     08-Jun-2023 09:33                2292
ber01-VHDL13_DWLG_081033-2306081033-dsw--0-ia5     08-Jun-2023 10:33                2292
ber01-VHDL13_DWLG_081133-2306081133-dsw--0-ia5     08-Jun-2023 11:33                2227
ber01-VHDL13_DWLG_081300-2306081300-dsw--0-ia5     08-Jun-2023 12:30                2286
ber01-VHDL13_DWLG_081333-2306081333-dsw--0-ia5     08-Jun-2023 13:33                2439
ber01-VHDL13_DWLG_081433-2306081433-dsw--0-ia5     08-Jun-2023 14:33                2439
ber01-VHDL13_DWLG_081533-2306081533-dsw--0-ia5     08-Jun-2023 15:33                2439
ber01-VHDL13_DWLG_081633-2306081633-dsw--0-ia5     08-Jun-2023 16:33                2439
ber01-VHDL13_DWLG_081733-2306081733-dsw--0-ia5     08-Jun-2023 17:33                2056
ber01-VHDL13_DWLG_081800-2306081800-dsw--0-ia5     08-Jun-2023 18:30                1771
ber01-VHDL13_DWLG_081933-2306081933-dsw--0-ia5     08-Jun-2023 19:33                1767
ber01-VHDL13_DWLG_082033-2306082033-dsw--0-ia5     08-Jun-2023 20:33                1767
ber01-VHDL13_DWLH_070033-2306070033-dsw--0-ia5     07-Jun-2023 00:33                1528
ber01-VHDL13_DWLH_070200-2306070200-dsw--0-ia5     07-Jun-2023 02:30                1519
ber01-VHDL13_DWLH_070400-2306070400-dsw--0-ia5     07-Jun-2023 04:59                1523
ber01-VHDL13_DWLH_070533-2306070533-dsw--0-ia5     07-Jun-2023 05:33                1532
ber01-VHDL13_DWLH_070633-2306070633-dsw--0-ia5     07-Jun-2023 06:33                1532
ber01-VHDL13_DWLH_070733-2306070733-dsw--0-ia5     07-Jun-2023 07:33                1532
ber01-VHDL13_DWLH_070800-2306070800-dsw--0-ia5     07-Jun-2023 08:30                1523
ber01-VHDL13_DWLH_070933-2306070933-dsw--0-ia5     07-Jun-2023 09:33                1532
ber01-VHDL13_DWLH_071033-2306071033-dsw--0-ia5     07-Jun-2023 10:33                1532
ber01-VHDL13_DWLH_071133-2306071133-dsw--0-ia5     07-Jun-2023 11:33                1532
ber01-VHDL13_DWLH_071300-2306071300-dsw--0-ia5     07-Jun-2023 12:30                1532
ber01-VHDL13_DWLH_071333-2306071333-dsw--0-ia5     07-Jun-2023 13:33                1845
ber01-VHDL13_DWLH_071433-2306071433-dsw--0-ia5     07-Jun-2023 14:33                1845
ber01-VHDL13_DWLH_071533-2306071533-dsw--0-ia5     07-Jun-2023 15:33                1845
ber01-VHDL13_DWLH_071633-2306071633-dsw--0-ia5     07-Jun-2023 16:33                1845
ber01-VHDL13_DWLH_071733-2306071733-dsw--0-ia5     07-Jun-2023 17:33                1663
ber01-VHDL13_DWLH_071800-2306071800-dsw--0-ia5     07-Jun-2023 18:30                1654
ber01-VHDL13_DWLH_071933-2306071933-dsw--0-ia5     07-Jun-2023 19:33                1662
ber01-VHDL13_DWLH_072033-2306072033-dsw--0-ia5     07-Jun-2023 20:33                1662
ber01-VHDL13_DWLH_080033-2306080033-dsw--0-ia5     08-Jun-2023 00:33                1765
ber01-VHDL13_DWLH_080200-2306080200-dsw--0-ia5     08-Jun-2023 02:30                1842
ber01-VHDL13_DWLH_080400-2306080400-dsw--0-ia5     08-Jun-2023 05:00                2309
ber01-VHDL13_DWLH_080533-2306080533-dsw--0-ia5     08-Jun-2023 05:33                2318
ber01-VHDL13_DWLH_080633-2306080633-dsw--0-ia5     08-Jun-2023 06:33                2318
ber01-VHDL13_DWLH_080733-2306080733-dsw--0-ia5     08-Jun-2023 07:33                2318
ber01-VHDL13_DWLH_080800-2306080800-dsw--0-ia5     08-Jun-2023 08:30                2292
ber01-VHDL13_DWLH_080933-2306080933-dsw--0-ia5     08-Jun-2023 09:33                2301
ber01-VHDL13_DWLH_081033-2306081033-dsw--0-ia5     08-Jun-2023 10:33                2301
ber01-VHDL13_DWLH_081133-2306081133-dsw--0-ia5     08-Jun-2023 11:33                2236
ber01-VHDL13_DWLH_081300-2306081300-dsw--0-ia5     08-Jun-2023 12:30                2167
ber01-VHDL13_DWLH_081333-2306081333-dsw--0-ia5     08-Jun-2023 13:33                2378
ber01-VHDL13_DWLH_081433-2306081433-dsw--0-ia5     08-Jun-2023 14:33                2378
ber01-VHDL13_DWLH_081533-2306081533-dsw--0-ia5     08-Jun-2023 15:33                2378
ber01-VHDL13_DWLH_081633-2306081633-dsw--0-ia5     08-Jun-2023 16:33                2378
ber01-VHDL13_DWLH_081733-2306081733-dsw--0-ia5     08-Jun-2023 17:33                1962
ber01-VHDL13_DWLH_081800-2306081800-dsw--0-ia5     08-Jun-2023 18:30                1953
ber01-VHDL13_DWLH_081933-2306081933-dsw--0-ia5     08-Jun-2023 19:33                1868
ber01-VHDL13_DWLH_082033-2306082033-dsw--0-ia5     08-Jun-2023 20:33                1868
ber01-VHDL13_DWLI_070033-2306070033-dsw--0-ia5     07-Jun-2023 00:33                1780
ber01-VHDL13_DWLI_070200-2306070200-dsw--0-ia5     07-Jun-2023 02:30                1774
ber01-VHDL13_DWLI_070400-2306070400-dsw--0-ia5     07-Jun-2023 04:59                1869
ber01-VHDL13_DWLI_070533-2306070533-dsw--0-ia5     07-Jun-2023 05:33                1872
ber01-VHDL13_DWLI_070633-2306070633-dsw--0-ia5     07-Jun-2023 06:33                1872
ber01-VHDL13_DWLI_070733-2306070733-dsw--0-ia5     07-Jun-2023 07:33                1872
ber01-VHDL13_DWLI_070800-2306070800-dsw--0-ia5     07-Jun-2023 08:30                1866
ber01-VHDL13_DWLI_070933-2306070933-dsw--0-ia5     07-Jun-2023 09:33                1872
ber01-VHDL13_DWLI_071033-2306071033-dsw--0-ia5     07-Jun-2023 10:33                1841
ber01-VHDL13_DWLI_071133-2306071133-dsw--0-ia5     07-Jun-2023 11:33                1841
ber01-VHDL13_DWLI_071300-2306071300-dsw--0-ia5     07-Jun-2023 12:30                1917
ber01-VHDL13_DWLI_071333-2306071333-dsw--0-ia5     07-Jun-2023 13:33                2041
ber01-VHDL13_DWLI_071433-2306071433-dsw--0-ia5     07-Jun-2023 14:33                2041
ber01-VHDL13_DWLI_071533-2306071533-dsw--0-ia5     07-Jun-2023 15:33                2041
ber01-VHDL13_DWLI_071633-2306071633-dsw--0-ia5     07-Jun-2023 16:33                2041
ber01-VHDL13_DWLI_071733-2306071733-dsw--0-ia5     07-Jun-2023 17:33                1687
ber01-VHDL13_DWLI_071800-2306071800-dsw--0-ia5     07-Jun-2023 18:30                1681
ber01-VHDL13_DWLI_071933-2306071933-dsw--0-ia5     07-Jun-2023 19:33                1687
ber01-VHDL13_DWLI_072033-2306072033-dsw--0-ia5     07-Jun-2023 20:33                1687
ber01-VHDL13_DWLI_080033-2306080033-dsw--0-ia5     08-Jun-2023 00:33                1791
ber01-VHDL13_DWLI_080200-2306080200-dsw--0-ia5     08-Jun-2023 02:30                1845
ber01-VHDL13_DWLI_080400-2306080400-dsw--0-ia5     08-Jun-2023 05:00                2307
ber01-VHDL13_DWLI_080533-2306080533-dsw--0-ia5     08-Jun-2023 05:33                2310
ber01-VHDL13_DWLI_080633-2306080633-dsw--0-ia5     08-Jun-2023 06:33                2310
ber01-VHDL13_DWLI_080733-2306080733-dsw--0-ia5     08-Jun-2023 07:33                2310
ber01-VHDL13_DWLI_080800-2306080800-dsw--0-ia5     08-Jun-2023 08:30                2280
ber01-VHDL13_DWLI_080933-2306080933-dsw--0-ia5     08-Jun-2023 09:33                2286
ber01-VHDL13_DWLI_081033-2306081033-dsw--0-ia5     08-Jun-2023 10:33                2286
ber01-VHDL13_DWLI_081133-2306081133-dsw--0-ia5     08-Jun-2023 11:33                2221
ber01-VHDL13_DWLI_081300-2306081300-dsw--0-ia5     08-Jun-2023 12:30                2280
ber01-VHDL13_DWLI_081333-2306081333-dsw--0-ia5     08-Jun-2023 13:33                2439
ber01-VHDL13_DWLI_081433-2306081433-dsw--0-ia5     08-Jun-2023 14:33                2439
ber01-VHDL13_DWLI_081533-2306081533-dsw--0-ia5     08-Jun-2023 15:33                2439
ber01-VHDL13_DWLI_081633-2306081633-dsw--0-ia5     08-Jun-2023 16:33                2439
ber01-VHDL13_DWLI_081733-2306081733-dsw--0-ia5     08-Jun-2023 17:33                2059
ber01-VHDL13_DWLI_081800-2306081800-dsw--0-ia5     08-Jun-2023 18:30                1903
ber01-VHDL13_DWLI_081933-2306081933-dsw--0-ia5     08-Jun-2023 19:33                1886
ber01-VHDL13_DWLI_082033-2306082033-dsw--0-ia5     08-Jun-2023 20:33                1886
ber01-VHDL13_DWMG_062300-2306062300-dsw--0-ia5     06-Jun-2023 23:30                2802
ber01-VHDL13_DWMG_070000-2306070000-dsw--0-ia5     07-Jun-2023 00:30                2802
ber01-VHDL13_DWMG_070100-2306070100-dsw--0-ia5     07-Jun-2023 01:30                2802
ber01-VHDL13_DWMG_070200-2306070200-dsw--0-ia5     07-Jun-2023 02:30                2981
ber01-VHDL13_DWMG_070300-2306070300-dsw--0-ia5     07-Jun-2023 03:30                3085
ber01-VHDL13_DWMG_070400-2306070400-dsw--0-ia5     07-Jun-2023 05:00                3035
ber01-VHDL13_DWMG_070500-2306070500-dsw--0-ia5     07-Jun-2023 05:30                3035
ber01-VHDL13_DWMG_070600-2306070600-dsw--0-ia5     07-Jun-2023 06:30                3035
ber01-VHDL13_DWMG_070700-2306070700-dsw--0-ia5     07-Jun-2023 07:30                3035
ber01-VHDL13_DWMG_070800-2306070800-dsw--0-ia5     07-Jun-2023 08:30                3606
ber01-VHDL13_DWMG_070900-2306070900-dsw--0-ia5     07-Jun-2023 09:30                3606
ber01-VHDL13_DWMG_071000-2306071000-dsw--0-ia5     07-Jun-2023 10:30                3606
ber01-VHDL13_DWMG_071100-2306071100-dsw--0-ia5     07-Jun-2023 11:30                3606
ber01-VHDL13_DWMG_071200-2306071200-dsw--0-ia5     07-Jun-2023 12:30                3601
ber01-VHDL13_DWMG_071300-2306071300-dsw--0-ia5     07-Jun-2023 13:30                3601
ber01-VHDL13_DWMG_071400-2306071400-dsw--0-ia5     07-Jun-2023 14:30                3224
ber01-VHDL13_DWMG_071500-2306071500-dsw--0-ia5     07-Jun-2023 15:30                3224
ber01-VHDL13_DWMG_071600-2306071600-dsw--0-ia5     07-Jun-2023 16:30                3224
ber01-VHDL13_DWMG_071700-2306071700-dsw--0-ia5     07-Jun-2023 17:30                3224
ber01-VHDL13_DWMG_071800-2306071800-dsw--0-ia5     07-Jun-2023 18:30                3065
ber01-VHDL13_DWMG_071900-2306071900-dsw--0-ia5     07-Jun-2023 19:30                2976
ber01-VHDL13_DWMG_072000-2306072000-dsw--0-ia5     07-Jun-2023 20:30                2984
ber01-VHDL13_DWMG_072100-2306072100-dsw--0-ia5     07-Jun-2023 21:30                2984
ber01-VHDL13_DWMG_072200-2306072200-dsw--0-ia5     07-Jun-2023 22:30                3074
ber01-VHDL13_DWMG_072300-2306072300-dsw--0-ia5     07-Jun-2023 23:30                3074
ber01-VHDL13_DWMG_080000-2306080000-dsw--0-ia5     08-Jun-2023 00:30                3074
ber01-VHDL13_DWMG_080100-2306080100-dsw--0-ia5     08-Jun-2023 01:30                3074
ber01-VHDL13_DWMG_080200-2306080200-dsw--0-ia5     08-Jun-2023 02:30                2817
ber01-VHDL13_DWMG_080300-2306080300-dsw--0-ia5     08-Jun-2023 03:30                2817
ber01-VHDL13_DWMG_080400-2306080400-dsw--0-ia5     08-Jun-2023 05:00                2811
ber01-VHDL13_DWMG_080500-2306080500-dsw--0-ia5     08-Jun-2023 05:30                2811
ber01-VHDL13_DWMG_080600-2306080600-dsw--0-ia5     08-Jun-2023 06:30                2779
ber01-VHDL13_DWMG_080700-2306080700-dsw--0-ia5     08-Jun-2023 07:30                2771
ber01-VHDL13_DWMG_080800-2306080800-dsw--0-ia5     08-Jun-2023 08:30                2751
ber01-VHDL13_DWMG_080900-2306080900-dsw--0-ia5     08-Jun-2023 09:30                2751
ber01-VHDL13_DWMG_081000-2306081000-dsw--0-ia5     08-Jun-2023 10:30                2827
ber01-VHDL13_DWMG_081100-2306081100-dsw--0-ia5     08-Jun-2023 11:30                2850
ber01-VHDL13_DWMG_081200-2306081200-dsw--0-ia5     08-Jun-2023 12:30                2850
ber01-VHDL13_DWMG_081300-2306081300-dsw--0-ia5     08-Jun-2023 13:30                2849
ber01-VHDL13_DWMG_081400-2306081400-dsw--0-ia5     08-Jun-2023 14:30                2807
ber01-VHDL13_DWMG_081500-2306081500-dsw--0-ia5     08-Jun-2023 15:30                2807
ber01-VHDL13_DWMG_081600-2306081600-dsw--0-ia5     08-Jun-2023 16:30                2807
ber01-VHDL13_DWMG_081700-2306081700-dsw--0-ia5     08-Jun-2023 17:30                2799
ber01-VHDL13_DWMG_081800-2306081800-dsw--0-ia5     08-Jun-2023 18:30                2799
ber01-VHDL13_DWMG_081900-2306081900-dsw--0-ia5     08-Jun-2023 19:30                2872
ber01-VHDL13_DWMG_082000-2306082000-dsw--0-ia5     08-Jun-2023 20:30                2872
ber01-VHDL13_DWMG_082100-2306082100-dsw--0-ia5     08-Jun-2023 21:30                2872
ber01-VHDL13_DWMG_082200-2306082200-dsw--0-ia5     08-Jun-2023 22:30                3055
ber01-VHDL13_DWMO_062300-2306062300-dsw--0-ia5     06-Jun-2023 23:30                2928
ber01-VHDL13_DWMO_070000-2306070000-dsw--0-ia5     07-Jun-2023 00:30                2928
ber01-VHDL13_DWMO_070100-2306070100-dsw--0-ia5     07-Jun-2023 01:30                2928
ber01-VHDL13_DWMO_070200-2306070200-dsw--0-ia5     07-Jun-2023 02:30                3128
ber01-VHDL13_DWMO_070300-2306070300-dsw--0-ia5     07-Jun-2023 03:30                3128
ber01-VHDL13_DWMO_070400-2306070400-dsw--0-ia5     07-Jun-2023 05:00                3084
ber01-VHDL13_DWMO_070500-2306070500-dsw--0-ia5     07-Jun-2023 05:30                3084
ber01-VHDL13_DWMO_070600-2306070600-dsw--0-ia5     07-Jun-2023 06:30                3084
ber01-VHDL13_DWMO_070700-2306070700-dsw--0-ia5     07-Jun-2023 07:30                3084
ber01-VHDL13_DWMO_070800-2306070800-dsw--0-ia5     07-Jun-2023 08:30                3112
ber01-VHDL13_DWMO_070900-2306070900-dsw--0-ia5     07-Jun-2023 09:30                3698
ber01-VHDL13_DWMO_071000-2306071000-dsw--0-ia5     07-Jun-2023 10:30                3698
ber01-VHDL13_DWMO_071100-2306071100-dsw--0-ia5     07-Jun-2023 11:30                3698
ber01-VHDL13_DWMO_071200-2306071200-dsw--0-ia5     07-Jun-2023 12:30                3790
ber01-VHDL13_DWMO_071300-2306071300-dsw--0-ia5     07-Jun-2023 13:30                3790
ber01-VHDL13_DWMO_071400-2306071400-dsw--0-ia5     07-Jun-2023 14:30                3318
ber01-VHDL13_DWMO_071500-2306071500-dsw--0-ia5     07-Jun-2023 15:30                3318
ber01-VHDL13_DWMO_071600-2306071600-dsw--0-ia5     07-Jun-2023 16:30                3318
ber01-VHDL13_DWMO_071700-2306071700-dsw--0-ia5     07-Jun-2023 17:30                3318
ber01-VHDL13_DWMO_071800-2306071800-dsw--0-ia5     07-Jun-2023 18:30                3053
ber01-VHDL13_DWMO_071900-2306071900-dsw--0-ia5     07-Jun-2023 19:30                3053
ber01-VHDL13_DWMO_072000-2306072000-dsw--0-ia5     07-Jun-2023 20:30                3043
ber01-VHDL13_DWMO_072100-2306072100-dsw--0-ia5     07-Jun-2023 21:30                3043
ber01-VHDL13_DWMO_072200-2306072200-dsw--0-ia5     07-Jun-2023 22:30                3253
ber01-VHDL13_DWMO_072300-2306072300-dsw--0-ia5     07-Jun-2023 23:30                3253
ber01-VHDL13_DWMO_080000-2306080000-dsw--0-ia5     08-Jun-2023 00:30                3253
ber01-VHDL13_DWMO_080100-2306080100-dsw--0-ia5     08-Jun-2023 01:30                3253
ber01-VHDL13_DWMO_080200-2306080200-dsw--0-ia5     08-Jun-2023 02:30                3012
ber01-VHDL13_DWMO_080300-2306080300-dsw--0-ia5     08-Jun-2023 03:30                3012
ber01-VHDL13_DWMO_080400-2306080400-dsw--0-ia5     08-Jun-2023 05:00                2961
ber01-VHDL13_DWMO_080500-2306080500-dsw--0-ia5     08-Jun-2023 05:30                2961
ber01-VHDL13_DWMO_080600-2306080600-dsw--0-ia5     08-Jun-2023 06:30                2909
ber01-VHDL13_DWMO_080700-2306080700-dsw--0-ia5     08-Jun-2023 07:30                2917
ber01-VHDL13_DWMO_080800-2306080800-dsw--0-ia5     08-Jun-2023 08:30                2912
ber01-VHDL13_DWMO_080900-2306080900-dsw--0-ia5     08-Jun-2023 09:30                2884
ber01-VHDL13_DWMO_081000-2306081000-dsw--0-ia5     08-Jun-2023 10:30                2920
ber01-VHDL13_DWMO_081100-2306081100-dsw--0-ia5     08-Jun-2023 11:30                2928
ber01-VHDL13_DWMO_081200-2306081200-dsw--0-ia5     08-Jun-2023 12:30                2928
ber01-VHDL13_DWMO_081300-2306081300-dsw--0-ia5     08-Jun-2023 13:30                2927
ber01-VHDL13_DWMO_081400-2306081400-dsw--0-ia5     08-Jun-2023 14:30                2843
ber01-VHDL13_DWMO_081500-2306081500-dsw--0-ia5     08-Jun-2023 15:30                2843
ber01-VHDL13_DWMO_081600-2306081600-dsw--0-ia5     08-Jun-2023 16:30                2843
ber01-VHDL13_DWMO_081700-2306081700-dsw--0-ia5     08-Jun-2023 17:30                2889
ber01-VHDL13_DWMO_081800-2306081800-dsw--0-ia5     08-Jun-2023 18:30                2889
ber01-VHDL13_DWMO_081900-2306081900-dsw--0-ia5     08-Jun-2023 19:30                2889
ber01-VHDL13_DWMO_082000-2306082000-dsw--0-ia5     08-Jun-2023 20:30                2899
ber01-VHDL13_DWMO_082100-2306082100-dsw--0-ia5     08-Jun-2023 21:30                2899
ber01-VHDL13_DWMO_082200-2306082200-dsw--0-ia5     08-Jun-2023 22:30                3131
ber01-VHDL13_DWMP_062300-2306062300-dsw--0-ia5     06-Jun-2023 23:30                2633
ber01-VHDL13_DWMP_070000-2306070000-dsw--0-ia5     07-Jun-2023 00:30                2633
ber01-VHDL13_DWMP_070100-2306070100-dsw--0-ia5     07-Jun-2023 01:30                2633
ber01-VHDL13_DWMP_070200-2306070200-dsw--0-ia5     07-Jun-2023 02:30                2866
ber01-VHDL13_DWMP_070300-2306070300-dsw--0-ia5     07-Jun-2023 03:30                2866
ber01-VHDL13_DWMP_070400-2306070400-dsw--0-ia5     07-Jun-2023 05:00                2848
ber01-VHDL13_DWMP_070500-2306070500-dsw--0-ia5     07-Jun-2023 05:30                2848
ber01-VHDL13_DWMP_070600-2306070600-dsw--0-ia5     07-Jun-2023 06:30                2848
ber01-VHDL13_DWMP_070700-2306070700-dsw--0-ia5     07-Jun-2023 07:30                2848
ber01-VHDL13_DWMP_070800-2306070800-dsw--0-ia5     07-Jun-2023 08:30                2848
ber01-VHDL13_DWMP_070900-2306070900-dsw--0-ia5     07-Jun-2023 09:30                3269
ber01-VHDL13_DWMP_071000-2306071000-dsw--0-ia5     07-Jun-2023 10:30                3269
ber01-VHDL13_DWMP_071100-2306071100-dsw--0-ia5     07-Jun-2023 11:30                3269
ber01-VHDL13_DWMP_071200-2306071200-dsw--0-ia5     07-Jun-2023 12:30                3247
ber01-VHDL13_DWMP_071300-2306071300-dsw--0-ia5     07-Jun-2023 13:30                3247
ber01-VHDL13_DWMP_071400-2306071400-dsw--0-ia5     07-Jun-2023 14:30                3064
ber01-VHDL13_DWMP_071500-2306071500-dsw--0-ia5     07-Jun-2023 15:30                3064
ber01-VHDL13_DWMP_071600-2306071600-dsw--0-ia5     07-Jun-2023 16:30                3064
ber01-VHDL13_DWMP_071700-2306071700-dsw--0-ia5     07-Jun-2023 17:30                3064
ber01-VHDL13_DWMP_071800-2306071800-dsw--0-ia5     07-Jun-2023 18:30                2588
ber01-VHDL13_DWMP_071900-2306071900-dsw--0-ia5     07-Jun-2023 19:30                2588
ber01-VHDL13_DWMP_072000-2306072000-dsw--0-ia5     07-Jun-2023 20:30                2588
ber01-VHDL13_DWMP_072100-2306072100-dsw--0-ia5     07-Jun-2023 21:30                2628
ber01-VHDL13_DWMP_072200-2306072200-dsw--0-ia5     07-Jun-2023 22:30                2794
ber01-VHDL13_DWMP_072300-2306072300-dsw--0-ia5     07-Jun-2023 23:30                2794
ber01-VHDL13_DWMP_080000-2306080000-dsw--0-ia5     08-Jun-2023 00:30                2794
ber01-VHDL13_DWMP_080100-2306080100-dsw--0-ia5     08-Jun-2023 01:30                2794
ber01-VHDL13_DWMP_080200-2306080200-dsw--0-ia5     08-Jun-2023 02:30                2730
ber01-VHDL13_DWMP_080300-2306080300-dsw--0-ia5     08-Jun-2023 03:30                2730
ber01-VHDL13_DWMP_080400-2306080400-dsw--0-ia5     08-Jun-2023 05:00                2767
ber01-VHDL13_DWMP_080500-2306080500-dsw--0-ia5     08-Jun-2023 05:30                2767
ber01-VHDL13_DWMP_080600-2306080600-dsw--0-ia5     08-Jun-2023 06:30                2825
ber01-VHDL13_DWMP_080700-2306080700-dsw--0-ia5     08-Jun-2023 07:30                2833
ber01-VHDL13_DWMP_080800-2306080800-dsw--0-ia5     08-Jun-2023 08:30                2863
ber01-VHDL13_DWMP_080900-2306080900-dsw--0-ia5     08-Jun-2023 09:30                2863
ber01-VHDL13_DWMP_081000-2306081000-dsw--0-ia5     08-Jun-2023 10:30                2936
ber01-VHDL13_DWMP_081100-2306081100-dsw--0-ia5     08-Jun-2023 11:30                2936
ber01-VHDL13_DWMP_081200-2306081200-dsw--0-ia5     08-Jun-2023 12:30                2936
ber01-VHDL13_DWMP_081300-2306081300-dsw--0-ia5     08-Jun-2023 13:30                2935
ber01-VHDL13_DWMP_081400-2306081400-dsw--0-ia5     08-Jun-2023 14:30                2866
ber01-VHDL13_DWMP_081500-2306081500-dsw--0-ia5     08-Jun-2023 15:30                2866
ber01-VHDL13_DWMP_081600-2306081600-dsw--0-ia5     08-Jun-2023 16:30                2866
ber01-VHDL13_DWMP_081700-2306081700-dsw--0-ia5     08-Jun-2023 17:30                2857
ber01-VHDL13_DWMP_081800-2306081800-dsw--0-ia5     08-Jun-2023 18:30                2857
ber01-VHDL13_DWMP_081900-2306081900-dsw--0-ia5     08-Jun-2023 19:30                2857
ber01-VHDL13_DWMP_082000-2306082000-dsw--0-ia5     08-Jun-2023 20:30                2834
ber01-VHDL13_DWMP_082100-2306082100-dsw--0-ia5     08-Jun-2023 21:30                2834
ber01-VHDL13_DWMP_082200-2306082200-dsw--0-ia5     08-Jun-2023 22:30                2947
ber01-VHDL13_DWOG_070100-2306070100-dsw--0-ia5     07-Jun-2023 01:45                4484
ber01-VHDL13_DWOG_070300-2306070300-dsw--0-ia5     07-Jun-2023 03:00                4484
ber01-VHDL13_DWOG_070800-2306070800-dsw--0-ia5     07-Jun-2023 08:15                4184
ber01-VHDL13_DWOG_071300-2306071300-dsw--0-ia5     07-Jun-2023 12:00                4536
ber01-VHDL13_DWOG_071700-2306071700-dsw--0-ia5     07-Jun-2023 17:30                4208
ber01-VHDL13_DWOG_080100-2306080100-dsw--0-ia5     08-Jun-2023 01:45                4239
ber01-VHDL13_DWOG_080300-2306080300-dsw--0-ia5     08-Jun-2023 03:00                4239
ber01-VHDL13_DWOG_080800-2306080800-dsw--0-ia5     08-Jun-2023 08:15                3504
ber01-VHDL13_DWOG_081300-2306081300-dsw--0-ia5     08-Jun-2023 12:00                3663
ber01-VHDL13_DWOG_081700-2306081700-dsw--0-ia5     08-Jun-2023 17:30                3909
ber01-VHDL13_DWOH_070200-2306070200-dsw--0-ia5     07-Jun-2023 02:28                2640
ber01-VHDL13_DWOH_070400-2306070400-dsw--0-ia5     07-Jun-2023 04:58                2819
ber01-VHDL13_DWOH_070800-2306070800-dsw--0-ia5     07-Jun-2023 08:28                2838
ber01-VHDL13_DWOH_071300-2306071300-dsw--0-ia5     07-Jun-2023 12:28                3061
ber01-VHDL13_DWOH_071500-2306071500-dsw--0-ia5     07-Jun-2023 15:28                2905
ber01-VHDL13_DWOH_071800-2306071800-dsw--0-ia5     07-Jun-2023 18:28                2603
ber01-VHDL13_DWOH_080200-2306080200-dsw--0-ia5     08-Jun-2023 02:28                3005
ber01-VHDL13_DWOH_080400-2306080400-dsw--0-ia5     08-Jun-2023 04:58                2945
ber01-VHDL13_DWOH_080800-2306080800-dsw--0-ia5     08-Jun-2023 08:28                2856
ber01-VHDL13_DWOH_081300-2306081300-dsw--0-ia5     08-Jun-2023 12:28                2641
ber01-VHDL13_DWOH_081500-2306081500-dsw--0-ia5     08-Jun-2023 15:28                3141
ber01-VHDL13_DWOH_081800-2306081800-dsw--0-ia5     08-Jun-2023 18:28                3135
ber01-VHDL13_DWOH_081800_COR-2306081800-dsw--0-ia5 08-Jun-2023 18:54                2773
ber01-VHDL13_DWOI_070200-2306070200-dsw--0-ia5     07-Jun-2023 02:28                2809
ber01-VHDL13_DWOI_070400-2306070400-dsw--0-ia5     07-Jun-2023 04:58                3026
ber01-VHDL13_DWOI_070800-2306070800-dsw--0-ia5     07-Jun-2023 08:28                3014
ber01-VHDL13_DWOI_071300-2306071300-dsw--0-ia5     07-Jun-2023 12:28                3143
ber01-VHDL13_DWOI_071500-2306071500-dsw--0-ia5     07-Jun-2023 15:28                3154
ber01-VHDL13_DWOI_071800-2306071800-dsw--0-ia5     07-Jun-2023 18:28                2814
ber01-VHDL13_DWOI_080200-2306080200-dsw--0-ia5     08-Jun-2023 02:28                2918
ber01-VHDL13_DWOI_080400-2306080400-dsw--0-ia5     08-Jun-2023 04:58                2860
ber01-VHDL13_DWOI_080800-2306080800-dsw--0-ia5     08-Jun-2023 08:28                2867
ber01-VHDL13_DWOI_081300-2306081300-dsw--0-ia5     08-Jun-2023 12:28                2640
ber01-VHDL13_DWOI_081500-2306081500-dsw--0-ia5     08-Jun-2023 15:28                2778
ber01-VHDL13_DWOI_081800-2306081800-dsw--0-ia5     08-Jun-2023 18:28                2778
ber01-VHDL13_DWOI_081800_COR-2306081800-dsw--0-ia5 08-Jun-2023 18:54                2439
ber01-VHDL13_DWPG_070030-2306070030-dsw--0-ia5     07-Jun-2023 00:30                2300
ber01-VHDL13_DWPG_070200-2306070200-dsw--0-ia5     07-Jun-2023 02:30                2301
ber01-VHDL13_DWPG_070400-2306070400-dsw--0-ia5     07-Jun-2023 05:00                2574
ber01-VHDL13_DWPG_070530-2306070530-dsw--0-ia5     07-Jun-2023 05:30                2572
ber01-VHDL13_DWPG_070630-2306070630-dsw--0-ia5     07-Jun-2023 06:30                2572
ber01-VHDL13_DWPG_070730-2306070730-dsw--0-ia5     07-Jun-2023 07:30                2572
ber01-VHDL13_DWPG_070800-2306070800-dsw--0-ia5     07-Jun-2023 08:30                2722
ber01-VHDL13_DWPG_070930-2306070930-dsw--0-ia5     07-Jun-2023 09:30                2721
ber01-VHDL13_DWPG_071030-2306071030-dsw--0-ia5     07-Jun-2023 10:30                2721
ber01-VHDL13_DWPG_071130-2306071130-dsw--0-ia5     07-Jun-2023 11:30                2721
ber01-VHDL13_DWPG_071300-2306071300-dsw--0-ia5     07-Jun-2023 12:30                2735
ber01-VHDL13_DWPG_071330-2306071330-dsw--0-ia5     07-Jun-2023 13:30                2723
ber01-VHDL13_DWPG_071430-2306071430-dsw--0-ia5     07-Jun-2023 14:30                2723
ber01-VHDL13_DWPG_071500-2306071500-dsw--0-ia5     07-Jun-2023 15:30                3059
ber01-VHDL13_DWPG_071630-2306071630-dsw--0-ia5     07-Jun-2023 16:30                3058
ber01-VHDL13_DWPG_071730-2306071730-dsw--0-ia5     07-Jun-2023 17:30                3058
ber01-VHDL13_DWPG_071800-2306071800-dsw--0-ia5     07-Jun-2023 18:30                2581
ber01-VHDL13_DWPG_071930-2306071930-dsw--0-ia5     07-Jun-2023 19:30                2580
ber01-VHDL13_DWPG_072030-2306072030-dsw--0-ia5     07-Jun-2023 20:30                2580
ber01-VHDL13_DWPG_080030-2306080030-dsw--0-ia5     08-Jun-2023 00:30                2630
ber01-VHDL13_DWPG_080200-2306080200-dsw--0-ia5     08-Jun-2023 02:30                2503
ber01-VHDL13_DWPG_080400-2306080400-dsw--0-ia5     08-Jun-2023 05:00                2571
ber01-VHDL13_DWPG_080530-2306080530-dsw--0-ia5     08-Jun-2023 05:30                2569
ber01-VHDL13_DWPG_080630-2306080630-dsw--0-ia5     08-Jun-2023 06:30                2569
ber01-VHDL13_DWPG_080730-2306080730-dsw--0-ia5     08-Jun-2023 07:30                2569
ber01-VHDL13_DWPG_080800-2306080800-dsw--0-ia5     08-Jun-2023 08:30                2624
ber01-VHDL13_DWPG_080930-2306080930-dsw--0-ia5     08-Jun-2023 09:30                2623
ber01-VHDL13_DWPG_081030-2306081030-dsw--0-ia5     08-Jun-2023 10:30                2632
ber01-VHDL13_DWPG_081130-2306081130-dsw--0-ia5     08-Jun-2023 11:30                2632
ber01-VHDL13_DWPG_081300-2306081300-dsw--0-ia5     08-Jun-2023 12:30                2740
ber01-VHDL13_DWPG_081330-2306081330-dsw--0-ia5     08-Jun-2023 13:30                2739
ber01-VHDL13_DWPG_081430-2306081430-dsw--0-ia5     08-Jun-2023 14:30                2763
ber01-VHDL13_DWPG_081500-2306081500-dsw--0-ia5     08-Jun-2023 15:30                2706
ber01-VHDL13_DWPG_081630-2306081630-dsw--0-ia5     08-Jun-2023 16:30                2705
ber01-VHDL13_DWPG_081649_COR-2306081649-dsw--0-ia5 08-Jun-2023 16:51                2794
ber01-VHDL13_DWPG_081730-2306081730-dsw--0-ia5     08-Jun-2023 17:30                2790
ber01-VHDL13_DWPG_081800-2306081800-dsw--0-ia5     08-Jun-2023 18:30                2702
ber01-VHDL13_DWPG_081930-2306081930-dsw--0-ia5     08-Jun-2023 19:30                2701
ber01-VHDL13_DWPG_082030-2306082030-dsw--0-ia5     08-Jun-2023 20:30                2701
ber01-VHDL13_DWPH_070030-2306070030-dsw--0-ia5     07-Jun-2023 00:30                1928
ber01-VHDL13_DWPH_070200-2306070200-dsw--0-ia5     07-Jun-2023 02:30                1928
ber01-VHDL13_DWPH_070400-2306070400-dsw--0-ia5     07-Jun-2023 05:00                1993
ber01-VHDL13_DWPH_070530-2306070530-dsw--0-ia5     07-Jun-2023 05:30                1993
ber01-VHDL13_DWPH_070630-2306070630-dsw--0-ia5     07-Jun-2023 06:30                1993
ber01-VHDL13_DWPH_070730-2306070730-dsw--0-ia5     07-Jun-2023 07:30                1993
ber01-VHDL13_DWPH_070800-2306070800-dsw--0-ia5     07-Jun-2023 08:30                2344
ber01-VHDL13_DWPH_070930-2306070930-dsw--0-ia5     07-Jun-2023 09:30                2344
ber01-VHDL13_DWPH_071030-2306071030-dsw--0-ia5     07-Jun-2023 10:30                2344
ber01-VHDL13_DWPH_071130-2306071130-dsw--0-ia5     07-Jun-2023 11:30                2344
ber01-VHDL13_DWPH_071300-2306071300-dsw--0-ia5     07-Jun-2023 12:30                2369
ber01-VHDL13_DWPH_071330-2306071330-dsw--0-ia5     07-Jun-2023 13:30                2369
ber01-VHDL13_DWPH_071430-2306071430-dsw--0-ia5     07-Jun-2023 14:30                2369
ber01-VHDL13_DWPH_071500-2306071500-dsw--0-ia5     07-Jun-2023 15:30                2612
ber01-VHDL13_DWPH_071630-2306071630-dsw--0-ia5     07-Jun-2023 16:30                2612
ber01-VHDL13_DWPH_071730-2306071730-dsw--0-ia5     07-Jun-2023 17:30                2612
ber01-VHDL13_DWPH_071800-2306071800-dsw--0-ia5     07-Jun-2023 18:30                2480
ber01-VHDL13_DWPH_071930-2306071930-dsw--0-ia5     07-Jun-2023 19:30                2480
ber01-VHDL13_DWPH_072030-2306072030-dsw--0-ia5     07-Jun-2023 20:30                2480
ber01-VHDL13_DWPH_080030-2306080030-dsw--0-ia5     08-Jun-2023 00:30                2602
ber01-VHDL13_DWPH_080200-2306080200-dsw--0-ia5     08-Jun-2023 02:30                2559
ber01-VHDL13_DWPH_080400-2306080400-dsw--0-ia5     08-Jun-2023 05:00                2716
ber01-VHDL13_DWPH_080530-2306080530-dsw--0-ia5     08-Jun-2023 05:30                2716
ber01-VHDL13_DWPH_080630-2306080630-dsw--0-ia5     08-Jun-2023 06:30                2716
ber01-VHDL13_DWPH_080730-2306080730-dsw--0-ia5     08-Jun-2023 07:30                2716
ber01-VHDL13_DWPH_080800-2306080800-dsw--0-ia5     08-Jun-2023 08:30                2704
ber01-VHDL13_DWPH_080930-2306080930-dsw--0-ia5     08-Jun-2023 09:30                2704
ber01-VHDL13_DWPH_081030-2306081030-dsw--0-ia5     08-Jun-2023 10:30                2862
ber01-VHDL13_DWPH_081130-2306081130-dsw--0-ia5     08-Jun-2023 11:30                2862
ber01-VHDL13_DWPH_081300-2306081300-dsw--0-ia5     08-Jun-2023 12:30                2849
ber01-VHDL13_DWPH_081330-2306081330-dsw--0-ia5     08-Jun-2023 13:30                2849
ber01-VHDL13_DWPH_081430-2306081430-dsw--0-ia5     08-Jun-2023 14:30                2849
ber01-VHDL13_DWPH_081500-2306081500-dsw--0-ia5     08-Jun-2023 15:30                2993
ber01-VHDL13_DWPH_081630-2306081630-dsw--0-ia5     08-Jun-2023 16:30                2993
ber01-VHDL13_DWPH_081651_COR-2306081651-dsw--0-ia5 08-Jun-2023 16:51                3018
ber01-VHDL13_DWPH_081730-2306081730-dsw--0-ia5     08-Jun-2023 17:30                3002
ber01-VHDL13_DWPH_081800-2306081800-dsw--0-ia5     08-Jun-2023 18:30                2705
ber01-VHDL13_DWPH_081930-2306081930-dsw--0-ia5     08-Jun-2023 19:30                2820
ber01-VHDL13_DWPH_082030-2306082030-dsw--0-ia5     08-Jun-2023 20:30                2820
ber01-VHDL13_DWSG_070200-2306070200-dsw--0-ia5     07-Jun-2023 02:30                2364
ber01-VHDL13_DWSG_070400-2306070400-dsw--0-ia5     07-Jun-2023 05:00                2316
ber01-VHDL13_DWSG_070800-2306070800-dsw--0-ia5     07-Jun-2023 08:30                2317
ber01-VHDL13_DWSG_071300-2306071300-dsw--0-ia5     07-Jun-2023 12:30                2980
ber01-VHDL13_DWSG_071800-2306071800-dsw--0-ia5     07-Jun-2023 18:30                2268
ber01-VHDL13_DWSG_080200-2306080200-dsw--0-ia5     08-Jun-2023 02:30                2576
ber01-VHDL13_DWSG_080400-2306080400-dsw--0-ia5     08-Jun-2023 05:00                2589
ber01-VHDL13_DWSG_080800-2306080800-dsw--0-ia5     08-Jun-2023 08:30                2599
ber01-VHDL13_DWSG_081300-2306081300-dsw--0-ia5     08-Jun-2023 12:30                2666
ber01-VHDL13_DWSG_081300_COR-2306081300-dsw--0-ia5 08-Jun-2023 12:33                2594
ber01-VHDL13_DWSG_081800-2306081800-dsw--0-ia5     08-Jun-2023 18:30                1739
ber01-VHDL13_DWSN_070200-2306070200-dsw--0-ia5     07-Jun-2023 02:30                1877
ber01-VHDL13_DWSN_070400-2306070400-dsw--0-ia5     07-Jun-2023 05:00                2031
ber01-VHDL13_DWSN_070800-2306070800-dsw--0-ia5     07-Jun-2023 08:30                2030
ber01-VHDL13_DWSN_071300-2306071300-dsw--0-ia5     07-Jun-2023 13:30                2571
ber01-VHDL13_DWSN_071800-2306071800-dsw--0-ia5     07-Jun-2023 18:30                2571
ber01-VHDL13_DWSN_080200-2306080200-dsw--0-ia5     08-Jun-2023 02:30                2181
ber01-VHDL13_DWSN_080400-2306080400-dsw--0-ia5     08-Jun-2023 05:00                2200
ber01-VHDL13_DWSN_080800-2306080800-dsw--0-ia5     08-Jun-2023 08:30                2434
ber01-VHDL13_DWSN_081300-2306081300-dsw--0-ia5     08-Jun-2023 13:30                2436
ber01-VHDL13_DWSN_081800-2306081800-dsw--0-ia5     08-Jun-2023 18:30                2436
ber01-VHDL13_DWSN_081800_COR-2306081800-dsw--0-ia5 08-Jun-2023 18:39                1462
ber01-VHDL13_DWSO_070200-2306070200-dsw--0-ia5     07-Jun-2023 02:30                2441
ber01-VHDL13_DWSO_070400-2306070400-dsw--0-ia5     07-Jun-2023 05:00                2300
ber01-VHDL13_DWSO_070800-2306070800-dsw--0-ia5     07-Jun-2023 08:30                2300
ber01-VHDL13_DWSO_071300-2306071300-dsw--0-ia5     07-Jun-2023 13:30                2905
ber01-VHDL13_DWSO_071800-2306071800-dsw--0-ia5     07-Jun-2023 18:30                2905
ber01-VHDL13_DWSO_080200-2306080200-dsw--0-ia5     08-Jun-2023 02:30                2557
ber01-VHDL13_DWSO_080400-2306080400-dsw--0-ia5     08-Jun-2023 05:00                2576
ber01-VHDL13_DWSO_080800-2306080800-dsw--0-ia5     08-Jun-2023 08:30                2596
ber01-VHDL13_DWSO_081300-2306081300-dsw--0-ia5     08-Jun-2023 13:30                2597
ber01-VHDL13_DWSO_081800-2306081800-dsw--0-ia5     08-Jun-2023 18:30                2597
ber01-VHDL13_DWSO_081800_COR-2306081800-dsw--0-ia5 08-Jun-2023 18:39                1720
ber01-VHDL13_DWSP_070200-2306070200-dsw--0-ia5     07-Jun-2023 02:30                2218
ber01-VHDL13_DWSP_070400-2306070400-dsw--0-ia5     07-Jun-2023 05:00                2186
ber01-VHDL13_DWSP_070800-2306070800-dsw--0-ia5     07-Jun-2023 08:30                2189
ber01-VHDL13_DWSP_071300-2306071300-dsw--0-ia5     07-Jun-2023 13:30                2614
ber01-VHDL13_DWSP_071800-2306071800-dsw--0-ia5     07-Jun-2023 18:30                2614
ber01-VHDL13_DWSP_080200-2306080200-dsw--0-ia5     08-Jun-2023 02:30                2477
ber01-VHDL13_DWSP_080400-2306080400-dsw--0-ia5     08-Jun-2023 05:00                2497
ber01-VHDL13_DWSP_080800-2306080800-dsw--0-ia5     08-Jun-2023 08:30                2518
ber01-VHDL13_DWSP_081300-2306081300-dsw--0-ia5     08-Jun-2023 13:30                2519
ber01-VHDL13_DWSP_081800-2306081800-dsw--0-ia5     08-Jun-2023 18:30                2519
ber01-VHDL13_DWSP_081800_COR-2306081800-dsw--0-ia5 08-Jun-2023 18:39                1517
ber01-VHDL17_DWOG_071200-2306071200-dsw--0-ia5     07-Jun-2023 11:37                2555
ber01-VHDL17_DWOG_081200-2306081200-dsw--0-ia5     08-Jun-2023 12:01                2499
ber01-VHDL20_DWHG_070200-2306070200-dsw--0-ia5     07-Jun-2023 02:45                2885
ber01-VHDL20_DWHG_070400-2306070400-dsw--0-ia5     07-Jun-2023 05:00                2908
ber01-VHDL20_DWHG_070800-2306070800-dsw--0-ia5     07-Jun-2023 08:45                4024
ber01-VHDL20_DWHG_071300-2306071300-dsw--0-ia5     07-Jun-2023 13:45                3534
ber01-VHDL20_DWHG_071800-2306071800-dsw--0-ia5     07-Jun-2023 18:45                3074
ber01-VHDL20_DWHG_080200-2306080200-dsw--0-ia5     08-Jun-2023 02:45                3110
ber01-VHDL20_DWHG_080400-2306080400-dsw--0-ia5     08-Jun-2023 05:00                3112
ber01-VHDL20_DWHG_080800-2306080800-dsw--0-ia5     08-Jun-2023 08:45                3971
ber01-VHDL20_DWHG_081300-2306081300-dsw--0-ia5     08-Jun-2023 13:45                2918
ber01-VHDL20_DWHG_081800-2306081800-dsw--0-ia5     08-Jun-2023 18:45                2713
ber01-VHDL20_DWHH_070200-2306070200-dsw--0-ia5     07-Jun-2023 02:45                2478
ber01-VHDL20_DWHH_070400-2306070400-dsw--0-ia5     07-Jun-2023 05:00                2589
ber01-VHDL20_DWHH_070800-2306070800-dsw--0-ia5     07-Jun-2023 08:45                3596
ber01-VHDL20_DWHH_071300-2306071300-dsw--0-ia5     07-Jun-2023 13:45                2930
ber01-VHDL20_DWHH_071800-2306071800-dsw--0-ia5     07-Jun-2023 18:45                2783
ber01-VHDL20_DWHH_080200-2306080200-dsw--0-ia5     08-Jun-2023 02:45                3074
ber01-VHDL20_DWHH_080400-2306080400-dsw--0-ia5     08-Jun-2023 05:00                3172
ber01-VHDL20_DWHH_080800-2306080800-dsw--0-ia5     08-Jun-2023 08:45                4044
ber01-VHDL20_DWHH_081300-2306081300-dsw--0-ia5     08-Jun-2023 13:45                2927
ber01-VHDL20_DWHH_081800-2306081800-dsw--0-ia5     08-Jun-2023 18:45                2364
pid-VHDL12_DWHG_070200-2306070200-dsw--0-ia5       07-Jun-2023 02:30                2217
pid-VHDL12_DWHG_070400-2306070400-dsw--0-ia5       07-Jun-2023 05:00                2232
pid-VHDL12_DWHG_080200-2306080200-dsw--0-ia5       08-Jun-2023 02:30                2327
pid-VHDL12_DWHG_080400-2306080400-dsw--0-ia5       08-Jun-2023 05:00                2330
pid-VHDL12_DWHH_070200-2306070200-dsw--0-ia5       07-Jun-2023 02:30                1873
pid-VHDL12_DWHH_070400-2306070400-dsw--0-ia5       07-Jun-2023 05:00                1886
pid-VHDL12_DWHH_080200-2306080200-dsw--0-ia5       08-Jun-2023 02:30                2287
pid-VHDL12_DWHH_080400-2306080400-dsw--0-ia5       08-Jun-2023 05:00                2293
pid-VHDL12_DWMG_070200-2306070200-dsw--0-ia5       07-Jun-2023 02:30                2542
pid-VHDL12_DWMG_070400-2306070400-dsw--0-ia5       07-Jun-2023 05:00                2596
pid-VHDL12_DWMG_070800-2306070800-dsw--0-ia5       07-Jun-2023 08:30                3167
pid-VHDL12_DWMG_071300-2306071300-dsw--0-ia5       07-Jun-2023 12:30                3162
pid-VHDL12_DWMG_071800-2306071800-dsw--0-ia5       07-Jun-2023 18:30                2626
pid-VHDL12_DWMG_080200-2306080200-dsw--0-ia5       08-Jun-2023 02:30                2444
pid-VHDL12_DWMG_080400-2306080400-dsw--0-ia5       08-Jun-2023 05:00                2438
pid-VHDL12_DWMG_080800-2306080800-dsw--0-ia5       08-Jun-2023 08:30                2399
pid-VHDL12_DWMG_081300-2306081300-dsw--0-ia5       08-Jun-2023 12:30                2475
pid-VHDL12_DWMG_081800-2306081800-dsw--0-ia5       08-Jun-2023 18:30                2424
pid-VHDL12_DWSG_070200-2306070200-dsw--0-ia5       07-Jun-2023 02:30                2124
pid-VHDL12_DWSG_080200-2306080200-dsw--0-ia5       08-Jun-2023 02:30                2207
swis2-VHDL20_DWEG_070200-2306070200-dsw--0-ia5     07-Jun-2023 02:45                2800
swis2-VHDL20_DWEG_070400-2306070400-dsw--0-ia5     07-Jun-2023 05:15                3026
swis2-VHDL20_DWEG_070800-2306070800-dsw--0-ia5     07-Jun-2023 08:45                3045
swis2-VHDL20_DWEG_071300-2306071300-dsw--0-ia5     07-Jun-2023 12:45                3276
swis2-VHDL20_DWEG_071500-2306071500-dsw--0-ia5     07-Jun-2023 15:45                3112
swis2-VHDL20_DWEG_071800-2306071800-dsw--0-ia5     07-Jun-2023 18:45                2816
swis2-VHDL20_DWEG_080200-2306080200-dsw--0-ia5     08-Jun-2023 02:45                3165
swis2-VHDL20_DWEG_080400-2306080400-dsw--0-ia5     08-Jun-2023 05:15                3152
swis2-VHDL20_DWEG_080800-2306080800-dsw--0-ia5     08-Jun-2023 08:45                3063
swis2-VHDL20_DWEG_081300-2306081300-dsw--0-ia5     08-Jun-2023 12:45                2854
swis2-VHDL20_DWEG_081500-2306081500-dsw--0-ia5     08-Jun-2023 15:45                3348
swis2-VHDL20_DWEG_081800-2306081800-dsw--0-ia5     08-Jun-2023 18:45                3348
swis2-VHDL20_DWEG_081800_COR-2306081800-dsw--0-ia5 08-Jun-2023 18:53                2986
swis2-VHDL20_DWEH_070200-2306070200-dsw--0-ia5     07-Jun-2023 02:45                2943
swis2-VHDL20_DWEH_070400-2306070400-dsw--0-ia5     07-Jun-2023 05:15                3158
swis2-VHDL20_DWEH_070800-2306070800-dsw--0-ia5     07-Jun-2023 08:45                3198
swis2-VHDL20_DWEH_071300-2306071300-dsw--0-ia5     07-Jun-2023 12:45                3469
swis2-VHDL20_DWEH_071500-2306071500-dsw--0-ia5     07-Jun-2023 15:45                3467
swis2-VHDL20_DWEH_071800-2306071800-dsw--0-ia5     07-Jun-2023 18:45                3126
swis2-VHDL20_DWEH_080200-2306080200-dsw--0-ia5     08-Jun-2023 02:45                3372
swis2-VHDL20_DWEH_080400-2306080400-dsw--0-ia5     08-Jun-2023 05:15                3257
swis2-VHDL20_DWEH_080800-2306080800-dsw--0-ia5     08-Jun-2023 08:45                3220
swis2-VHDL20_DWEH_081300-2306081300-dsw--0-ia5     08-Jun-2023 12:45                3059
swis2-VHDL20_DWEH_081500-2306081500-dsw--0-ia5     08-Jun-2023 15:45                3466
swis2-VHDL20_DWEH_081800-2306081800-dsw--0-ia5     08-Jun-2023 18:45                3488
swis2-VHDL20_DWEH_081800_COR-2306081800-dsw--0-ia5 08-Jun-2023 18:53                2963
swis2-VHDL20_DWEI_070200-2306070200-dsw--0-ia5     07-Jun-2023 02:45                2970
swis2-VHDL20_DWEI_070400-2306070400-dsw--0-ia5     07-Jun-2023 05:15                3239
swis2-VHDL20_DWEI_070800-2306070800-dsw--0-ia5     07-Jun-2023 08:45                3221
swis2-VHDL20_DWEI_071300-2306071300-dsw--0-ia5     07-Jun-2023 12:45                3356
swis2-VHDL20_DWEI_071500-2306071500-dsw--0-ia5     07-Jun-2023 15:45                3367
swis2-VHDL20_DWEI_071800-2306071800-dsw--0-ia5     07-Jun-2023 18:45                3027
swis2-VHDL20_DWEI_080200-2306080200-dsw--0-ia5     08-Jun-2023 02:45                3079
swis2-VHDL20_DWEI_080400-2306080400-dsw--0-ia5     08-Jun-2023 05:15                3073
swis2-VHDL20_DWEI_080800-2306080800-dsw--0-ia5     08-Jun-2023 08:45                3074
swis2-VHDL20_DWEI_081300-2306081300-dsw--0-ia5     08-Jun-2023 12:45                2853
swis2-VHDL20_DWEI_081500-2306081500-dsw--0-ia5     08-Jun-2023 15:45                2991
swis2-VHDL20_DWEI_081800-2306081800-dsw--0-ia5     08-Jun-2023 18:45                2991
swis2-VHDL20_DWEI_081800_COR-2306081800-dsw--0-ia5 08-Jun-2023 18:53                2652
swis2-VHDL20_DWHG_070200-2306070200-dsw--0-ia5     07-Jun-2023 02:45                2885
swis2-VHDL20_DWHG_070400-2306070400-dsw--0-ia5     07-Jun-2023 05:00                2908
swis2-VHDL20_DWHG_070800-2306070800-dsw--0-ia5     07-Jun-2023 08:45                4024
swis2-VHDL20_DWHG_071300-2306071300-dsw--0-ia5     07-Jun-2023 13:45                3534
swis2-VHDL20_DWHG_071800-2306071800-dsw--0-ia5     07-Jun-2023 18:45                3074
swis2-VHDL20_DWHG_080200-2306080200-dsw--0-ia5     08-Jun-2023 02:45                3110
swis2-VHDL20_DWHG_080400-2306080400-dsw--0-ia5     08-Jun-2023 05:00                3112
swis2-VHDL20_DWHG_080800-2306080800-dsw--0-ia5     08-Jun-2023 08:45                3971
swis2-VHDL20_DWHG_081300-2306081300-dsw--0-ia5     08-Jun-2023 13:45                2918
swis2-VHDL20_DWHG_081800-2306081800-dsw--0-ia5     08-Jun-2023 18:45                2713
swis2-VHDL20_DWHH_070200-2306070200-dsw--0-ia5     07-Jun-2023 02:45                2478
swis2-VHDL20_DWHH_070400-2306070400-dsw--0-ia5     07-Jun-2023 05:00                2589
swis2-VHDL20_DWHH_070800-2306070800-dsw--0-ia5     07-Jun-2023 08:45                3596
swis2-VHDL20_DWHH_071300-2306071300-dsw--0-ia5     07-Jun-2023 13:45                2930
swis2-VHDL20_DWHH_071800-2306071800-dsw--0-ia5     07-Jun-2023 18:45                2783
swis2-VHDL20_DWHH_080200-2306080200-dsw--0-ia5     08-Jun-2023 02:45                3074
swis2-VHDL20_DWHH_080400-2306080400-dsw--0-ia5     08-Jun-2023 05:00                3172
swis2-VHDL20_DWHH_080800-2306080800-dsw--0-ia5     08-Jun-2023 08:45                4044
swis2-VHDL20_DWHH_081300-2306081300-dsw--0-ia5     08-Jun-2023 13:45                2927
swis2-VHDL20_DWHH_081800-2306081800-dsw--0-ia5     08-Jun-2023 18:45                2364
swis2-VHDL20_DWLG_070200-2306070200-dsw--0-ia5     07-Jun-2023 02:45                2010
swis2-VHDL20_DWLG_070400-2306070400-dsw--0-ia5     07-Jun-2023 05:00                2101
swis2-VHDL20_DWLG_070800-2306070800-dsw--0-ia5     07-Jun-2023 08:45                2101
swis2-VHDL20_DWLG_071300-2306071300-dsw--0-ia5     07-Jun-2023 12:45                2218
swis2-VHDL20_DWLG_071800-2306071800-dsw--0-ia5     07-Jun-2023 18:45                1891
swis2-VHDL20_DWLG_080200-2306080200-dsw--0-ia5     08-Jun-2023 02:45                2098
swis2-VHDL20_DWLG_080400-2306080400-dsw--0-ia5     08-Jun-2023 05:00                2545
swis2-VHDL20_DWLG_080800-2306080800-dsw--0-ia5     08-Jun-2023 08:45                2535
swis2-VHDL20_DWLG_081300-2306081300-dsw--0-ia5     08-Jun-2023 12:45                2535
swis2-VHDL20_DWLG_081800-2306081800-dsw--0-ia5     08-Jun-2023 18:45                2010
swis2-VHDL20_DWLH_070200-2306070200-dsw--0-ia5     07-Jun-2023 02:45                1768
swis2-VHDL20_DWLH_070400-2306070400-dsw--0-ia5     07-Jun-2023 05:00                1772
swis2-VHDL20_DWLH_070800-2306070800-dsw--0-ia5     07-Jun-2023 08:45                1772
swis2-VHDL20_DWLH_071300-2306071300-dsw--0-ia5     07-Jun-2023 12:45                1781
swis2-VHDL20_DWLH_071800-2306071800-dsw--0-ia5     07-Jun-2023 18:45                1902
swis2-VHDL20_DWLH_080200-2306080200-dsw--0-ia5     08-Jun-2023 02:45                2091
swis2-VHDL20_DWLH_080400-2306080400-dsw--0-ia5     08-Jun-2023 05:00                2558
swis2-VHDL20_DWLH_080800-2306080800-dsw--0-ia5     08-Jun-2023 08:45                2541
swis2-VHDL20_DWLH_081300-2306081300-dsw--0-ia5     08-Jun-2023 12:45                2416
swis2-VHDL20_DWLH_081800-2306081800-dsw--0-ia5     08-Jun-2023 18:45                2108
swis2-VHDL20_DWLI_070200-2306070200-dsw--0-ia5     07-Jun-2023 02:45                2023
swis2-VHDL20_DWLI_070400-2306070400-dsw--0-ia5     07-Jun-2023 05:00                2115
swis2-VHDL20_DWLI_070800-2306070800-dsw--0-ia5     07-Jun-2023 08:45                2115
swis2-VHDL20_DWLI_071300-2306071300-dsw--0-ia5     07-Jun-2023 12:45                2166
swis2-VHDL20_DWLI_071800-2306071800-dsw--0-ia5     07-Jun-2023 18:45                1930
swis2-VHDL20_DWLI_080200-2306080200-dsw--0-ia5     08-Jun-2023 02:45                2094
swis2-VHDL20_DWLI_080400-2306080400-dsw--0-ia5     08-Jun-2023 05:00                2553
swis2-VHDL20_DWLI_080800-2306080800-dsw--0-ia5     08-Jun-2023 08:45                2529
swis2-VHDL20_DWLI_081300-2306081300-dsw--0-ia5     08-Jun-2023 12:45                2529
swis2-VHDL20_DWLI_081800-2306081800-dsw--0-ia5     08-Jun-2023 18:45                2129
swis2-VHDL20_DWMG_070200-2306070200-dsw--0-ia5     07-Jun-2023 02:45                3292
swis2-VHDL20_DWMG_070400-2306070400-dsw--0-ia5     07-Jun-2023 05:00                3246
swis2-VHDL20_DWMG_070800-2306070800-dsw--0-ia5     07-Jun-2023 08:45                3817
swis2-VHDL20_DWMG_071300-2306071300-dsw--0-ia5     07-Jun-2023 12:45                3812
swis2-VHDL20_DWMG_071800-2306071800-dsw--0-ia5     07-Jun-2023 18:45                3276
swis2-VHDL20_DWMG_080200-2306080200-dsw--0-ia5     08-Jun-2023 02:45                3028
swis2-VHDL20_DWMG_080400-2306080400-dsw--0-ia5     08-Jun-2023 05:00                3022
swis2-VHDL20_DWMG_080800-2306080800-dsw--0-ia5     08-Jun-2023 08:45                2962
swis2-VHDL20_DWMG_081300-2306081300-dsw--0-ia5     08-Jun-2023 12:45                3061
swis2-VHDL20_DWMG_081800-2306081800-dsw--0-ia5     08-Jun-2023 18:45                3010
swis2-VHDL20_DWMO_070200-2306070200-dsw--0-ia5     07-Jun-2023 02:45                3343
swis2-VHDL20_DWMO_070400-2306070400-dsw--0-ia5     07-Jun-2023 05:00                3299
swis2-VHDL20_DWMO_070800-2306070800-dsw--0-ia5     07-Jun-2023 08:45                3910
swis2-VHDL20_DWMO_071300-2306071300-dsw--0-ia5     07-Jun-2023 12:45                4002
swis2-VHDL20_DWMO_071800-2306071800-dsw--0-ia5     07-Jun-2023 18:45                3265
swis2-VHDL20_DWMO_080200-2306080200-dsw--0-ia5     08-Jun-2023 02:45                3227
swis2-VHDL20_DWMO_080400-2306080400-dsw--0-ia5     08-Jun-2023 05:00                3179
swis2-VHDL20_DWMO_080800-2306080800-dsw--0-ia5     08-Jun-2023 08:45                3099
swis2-VHDL20_DWMO_081300-2306081300-dsw--0-ia5     08-Jun-2023 12:45                3143
swis2-VHDL20_DWMO_081800-2306081800-dsw--0-ia5     08-Jun-2023 18:45                3101
swis2-VHDL20_DWMP_070200-2306070200-dsw--0-ia5     07-Jun-2023 02:45                3078
swis2-VHDL20_DWMP_070400-2306070400-dsw--0-ia5     07-Jun-2023 05:00                3060
swis2-VHDL20_DWMP_070800-2306070800-dsw--0-ia5     07-Jun-2023 08:45                3481
swis2-VHDL20_DWMP_071300-2306071300-dsw--0-ia5     07-Jun-2023 12:45                3459
swis2-VHDL20_DWMP_071800-2306071800-dsw--0-ia5     07-Jun-2023 18:45                2801
swis2-VHDL20_DWMP_080200-2306080200-dsw--0-ia5     08-Jun-2023 02:45                2942
swis2-VHDL20_DWMP_080400-2306080400-dsw--0-ia5     08-Jun-2023 05:00                2979
swis2-VHDL20_DWMP_080800-2306080800-dsw--0-ia5     08-Jun-2023 08:45                3075
swis2-VHDL20_DWMP_081300-2306081300-dsw--0-ia5     08-Jun-2023 12:45                3148
swis2-VHDL20_DWMP_081800-2306081800-dsw--0-ia5     08-Jun-2023 18:45                3060
swis2-VHDL20_DWPG_070200-2306070200-dsw--0-ia5     07-Jun-2023 02:30                2497
swis2-VHDL20_DWPG_070400-2306070400-dsw--0-ia5     07-Jun-2023 05:00                2768
swis2-VHDL20_DWPG_070800-2306070800-dsw--0-ia5     07-Jun-2023 08:30                2918
swis2-VHDL20_DWPG_071300-2306071300-dsw--0-ia5     07-Jun-2023 12:30                2930
swis2-VHDL20_DWPG_071500-2306071500-dsw--0-ia5     07-Jun-2023 15:30                3254
swis2-VHDL20_DWPG_071800-2306071800-dsw--0-ia5     07-Jun-2023 18:30                2777
swis2-VHDL20_DWPG_080200-2306080200-dsw--0-ia5     08-Jun-2023 02:30                2699
swis2-VHDL20_DWPG_080400-2306080400-dsw--0-ia5     08-Jun-2023 05:00                2765
swis2-VHDL20_DWPG_080800-2306080800-dsw--0-ia5     08-Jun-2023 08:30                2820
swis2-VHDL20_DWPG_081300-2306081300-dsw--0-ia5     08-Jun-2023 12:30                2935
swis2-VHDL20_DWPG_081500-2306081500-dsw--0-ia5     08-Jun-2023 15:30                2901
swis2-VHDL20_DWPG_081800-2306081800-dsw--0-ia5     08-Jun-2023 18:30                2898
swis2-VHDL20_DWPH_070200-2306070200-dsw--0-ia5     07-Jun-2023 02:30                2124
swis2-VHDL20_DWPH_070400-2306070400-dsw--0-ia5     07-Jun-2023 05:00                2189
swis2-VHDL20_DWPH_070800-2306070800-dsw--0-ia5     07-Jun-2023 08:30                2540
swis2-VHDL20_DWPH_071300-2306071300-dsw--0-ia5     07-Jun-2023 12:30                2565
swis2-VHDL20_DWPH_071500-2306071500-dsw--0-ia5     07-Jun-2023 15:30                2808
swis2-VHDL20_DWPH_071800-2306071800-dsw--0-ia5     07-Jun-2023 18:30                2676
swis2-VHDL20_DWPH_080200-2306080200-dsw--0-ia5     08-Jun-2023 02:30                2755
swis2-VHDL20_DWPH_080400-2306080400-dsw--0-ia5     08-Jun-2023 05:00                2912
swis2-VHDL20_DWPH_080800-2306080800-dsw--0-ia5     08-Jun-2023 08:30                2900
swis2-VHDL20_DWPH_081300-2306081300-dsw--0-ia5     08-Jun-2023 12:30                3045
swis2-VHDL20_DWPH_081500-2306081500-dsw--0-ia5     08-Jun-2023 15:30                3189
swis2-VHDL20_DWPH_081800-2306081800-dsw--0-ia5     08-Jun-2023 18:30                2901
swis2-VHDL20_DWSG_070200-2306070200-dsw--0-ia5     07-Jun-2023 02:45                2598
swis2-VHDL20_DWSG_070400-2306070400-dsw--0-ia5     07-Jun-2023 05:15                2547
swis2-VHDL20_DWSG_070800-2306070800-dsw--0-ia5     07-Jun-2023 08:45                2526
swis2-VHDL20_DWSG_071300-2306071300-dsw--0-ia5     07-Jun-2023 13:45                3218
swis2-VHDL20_DWSG_071800-2306071800-dsw--0-ia5     07-Jun-2023 18:45                2500
swis2-VHDL20_DWSG_080200-2306080200-dsw--0-ia5     08-Jun-2023 02:45                2810
swis2-VHDL20_DWSG_080400-2306080400-dsw--0-ia5     08-Jun-2023 05:15                2821
swis2-VHDL20_DWSG_080800-2306080800-dsw--0-ia5     08-Jun-2023 08:45                2830
swis2-VHDL20_DWSG_081300-2306081300-dsw--0-ia5     08-Jun-2023 13:45                2822
swis2-VHDL20_DWSG_081800-2306081800-dsw--0-ia5     08-Jun-2023 18:45                1974
wst04-VHDL20_DWEG_070200-2306070200-omedes--0.pdf  07-Jun-2023 02:45              240951
wst04-VHDL20_DWEG_070400-2306070400-omedes--0.pdf  07-Jun-2023 05:15              241227
wst04-VHDL20_DWEG_070800-2306070800-omedes--0.pdf  07-Jun-2023 08:45              241197
wst04-VHDL20_DWEG_071300-2306071300-omedes--0.pdf  07-Jun-2023 12:45              274198
wst04-VHDL20_DWEG_071500-2306071500-omedes--0.pdf  07-Jun-2023 15:45              274120
wst04-VHDL20_DWEG_071800-2306071800-omedes--0.pdf  07-Jun-2023 18:45              273436
wst04-VHDL20_DWEG_080200-2306080200-omedes--0.pdf  08-Jun-2023 02:45              274334
wst04-VHDL20_DWEG_080400-2306080400-omedes--0.pdf  08-Jun-2023 05:15              274466
wst04-VHDL20_DWEG_080800-2306080800-omedes--0.pdf  08-Jun-2023 08:45              274911
wst04-VHDL20_DWEG_081300-2306081300-omedes--0.pdf  08-Jun-2023 12:45              279319
wst04-VHDL20_DWEG_081500-2306081500-omedes--0.pdf  08-Jun-2023 15:45              279564
wst04-VHDL20_DWEG_081800-2306081800-omedes--0.pdf  08-Jun-2023 18:45              279560
wst04-VHDL20_DWEG_081800_COR-2306081800-omedes-..> 08-Jun-2023 18:54              279164
wst04-VHDL20_DWEH_070200-2306070200-omedes--0.pdf  07-Jun-2023 02:45              280052
wst04-VHDL20_DWEH_070400-2306070400-omedes--0.pdf  07-Jun-2023 05:15              279834
wst04-VHDL20_DWEH_070800-2306070800-omedes--0.pdf  07-Jun-2023 08:45              279811
wst04-VHDL20_DWEH_071300-2306071300-omedes--0.pdf  07-Jun-2023 12:45              279193
wst04-VHDL20_DWEH_071500-2306071500-omedes--0.pdf  07-Jun-2023 15:45              279264
wst04-VHDL20_DWEH_071800-2306071800-omedes--0.pdf  07-Jun-2023 18:45              278431
wst04-VHDL20_DWEH_080200-2306080200-omedes--0.pdf  08-Jun-2023 02:45              279833
wst04-VHDL20_DWEH_080400-2306080400-omedes--0.pdf  08-Jun-2023 05:15              279267
wst04-VHDL20_DWEH_080800-2306080800-omedes--0.pdf  08-Jun-2023 08:45              279259
wst04-VHDL20_DWEH_081300-2306081300-omedes--0.pdf  08-Jun-2023 12:45              280433
wst04-VHDL20_DWEH_081500-2306081500-omedes--0.pdf  08-Jun-2023 15:45              280809
wst04-VHDL20_DWEH_081800-2306081800-omedes--0.pdf  08-Jun-2023 18:45              280797
wst04-VHDL20_DWEH_081800_COR-2306081800-omedes-..> 08-Jun-2023 18:54              280173
wst04-VHDL20_DWEI_070200-2306070200-omedes--0.pdf  07-Jun-2023 02:45              323026
wst04-VHDL20_DWEI_070400-2306070400-omedes--0.pdf  07-Jun-2023 05:15              322850
wst04-VHDL20_DWEI_070800-2306070800-omedes--0.pdf  07-Jun-2023 08:45              322799
wst04-VHDL20_DWEI_071300-2306071300-omedes--0.pdf  07-Jun-2023 12:45              391452
wst04-VHDL20_DWEI_071500-2306071500-omedes--0.pdf  07-Jun-2023 15:45              391421
wst04-VHDL20_DWEI_071800-2306071800-omedes--0.pdf  07-Jun-2023 18:45              391227
wst04-VHDL20_DWEI_080200-2306080200-omedes--0.pdf  08-Jun-2023 02:45              392448
wst04-VHDL20_DWEI_080400-2306080400-omedes--0.pdf  08-Jun-2023 05:15              391729
wst04-VHDL20_DWEI_080800-2306080800-omedes--0.pdf  08-Jun-2023 08:45              391698
wst04-VHDL20_DWEI_081300-2306081300-omedes--0.pdf  08-Jun-2023 12:45              395841
wst04-VHDL20_DWEI_081500-2306081500-omedes--0.pdf  08-Jun-2023 15:45              395736
wst04-VHDL20_DWEI_081800-2306081800-omedes--0.pdf  08-Jun-2023 18:45              395725
wst04-VHDL20_DWEI_081800_COR-2306081800-omedes-..> 08-Jun-2023 18:54              395474
wst04-VHDL20_DWHG_070200-2306070200-oflxs888--0..> 07-Jun-2023 02:45              351860
wst04-VHDL20_DWHG_070400-2306070400-oflxs888--0..> 07-Jun-2023 05:00              351861
wst04-VHDL20_DWHG_070800-2306070800-oflxs888--0..> 07-Jun-2023 08:45              367250
wst04-VHDL20_DWHG_071300-2306071300-oflxs888--0..> 07-Jun-2023 13:45              401241
wst04-VHDL20_DWHG_071800-2306071800-oflxs888--0..> 07-Jun-2023 18:45              400160
wst04-VHDL20_DWHG_080200-2306080200-oflxs888--0..> 08-Jun-2023 02:45              400717
wst04-VHDL20_DWHG_080400-2306080400-oflxs888--0..> 08-Jun-2023 05:00              400758
wst04-VHDL20_DWHG_080800-2306080800-oflxs888--0..> 08-Jun-2023 08:45              416081
wst04-VHDL20_DWHG_081300-2306081300-oflxs888--0..> 08-Jun-2023 13:45              400146
wst04-VHDL20_DWHG_081800-2306081800-oflxs888--0..> 08-Jun-2023 18:45              398976
wst04-VHDL20_DWHH_070200-2306070200-oflxs888--0..> 07-Jun-2023 02:45              332015
wst04-VHDL20_DWHH_070400-2306070400-oflxs888--0..> 07-Jun-2023 05:00              332060
wst04-VHDL20_DWHH_070800-2306070800-oflxs888--0..> 07-Jun-2023 08:45              346680
wst04-VHDL20_DWHH_071300-2306071300-oflxs888--0..> 07-Jun-2023 13:45              371040
wst04-VHDL20_DWHH_071800-2306071800-oflxs888--0..> 07-Jun-2023 18:45              370909
wst04-VHDL20_DWHH_080200-2306080200-oflxs888--0..> 08-Jun-2023 02:45              372042
wst04-VHDL20_DWHH_080400-2306080400-oflxs888--0..> 08-Jun-2023 05:00              372068
wst04-VHDL20_DWHH_080800-2306080800-oflxs888--0..> 08-Jun-2023 08:45              386962
wst04-VHDL20_DWHH_081300-2306081300-oflxs888--0..> 08-Jun-2023 13:45              369387
wst04-VHDL20_DWHH_081800-2306081800-oflxs888--0..> 08-Jun-2023 18:45              368229
wst04-VHDL20_DWLG_070200-2306070200-omedes--0.pdf  07-Jun-2023 02:40              351416
wst04-VHDL20_DWLG_070400-2306070400-omedes--0.pdf  07-Jun-2023 04:59              351562
wst04-VHDL20_DWLG_070800-2306070800-omedes--0.pdf  07-Jun-2023 08:40              351576
wst04-VHDL20_DWLG_071300-2306071300-omedes--0.pdf  07-Jun-2023 12:40              397468
wst04-VHDL20_DWLG_071800-2306071800-omedes--0.pdf  07-Jun-2023 18:40              397360
wst04-VHDL20_DWLG_080200-2306080200-omedes--0.pdf  08-Jun-2023 02:40              397457
wst04-VHDL20_DWLG_080400-2306080400-omedes--0.pdf  08-Jun-2023 04:59              397768
wst04-VHDL20_DWLG_080800-2306080800-omedes--0.pdf  08-Jun-2023 08:40              397738
wst04-VHDL20_DWLG_081300-2306081300-omedes--0.pdf  08-Jun-2023 12:40              388357
wst04-VHDL20_DWLG_081800-2306081800-omedes--0.pdf  08-Jun-2023 18:40              387736
wst04-VHDL20_DWLH_070200-2306070200-omedes--0.pdf  07-Jun-2023 02:40              350077
wst04-VHDL20_DWLH_070400-2306070400-omedes--0.pdf  07-Jun-2023 04:59              350140
wst04-VHDL20_DWLH_070800-2306070800-omedes--0.pdf  07-Jun-2023 08:40              350161
wst04-VHDL20_DWLH_071300-2306071300-omedes--0.pdf  07-Jun-2023 12:40              386477
wst04-VHDL20_DWLH_071800-2306071800-omedes--0.pdf  07-Jun-2023 18:40              388090
wst04-VHDL20_DWLH_080200-2306080200-omedes--0.pdf  08-Jun-2023 02:40              388543
wst04-VHDL20_DWLH_080400-2306080400-omedes--0.pdf  08-Jun-2023 04:59              388785
wst04-VHDL20_DWLH_080800-2306080800-omedes--0.pdf  08-Jun-2023 08:40              388788
wst04-VHDL20_DWLH_081300-2306081300-omedes--0.pdf  08-Jun-2023 12:40              388660
wst04-VHDL20_DWLH_081800-2306081800-omedes--0.pdf  08-Jun-2023 18:40              388170
wst04-VHDL20_DWLI_070200-2306070200-omedes--0.pdf  07-Jun-2023 02:40              388253
wst04-VHDL20_DWLI_070400-2306070400-omedes--0.pdf  07-Jun-2023 04:59              388420
wst04-VHDL20_DWLI_070800-2306070800-omedes--0.pdf  07-Jun-2023 08:40              388430
wst04-VHDL20_DWLI_071300-2306071300-omedes--0.pdf  07-Jun-2023 12:40              396946
wst04-VHDL20_DWLI_071800-2306071800-omedes--0.pdf  07-Jun-2023 18:40              397290
wst04-VHDL20_DWLI_080200-2306080200-omedes--0.pdf  08-Jun-2023 02:40              397453
wst04-VHDL20_DWLI_080400-2306080400-omedes--0.pdf  08-Jun-2023 04:59              397716
wst04-VHDL20_DWLI_080800-2306080800-omedes--0.pdf  08-Jun-2023 08:40              397778
wst04-VHDL20_DWLI_081300-2306081300-omedes--0.pdf  08-Jun-2023 12:40              397953
wst04-VHDL20_DWLI_081800-2306081800-omedes--0.pdf  08-Jun-2023 18:40              397426
wst04-VHDL20_DWMG_070200-2306070200-omedes--0.pdf  07-Jun-2023 02:45              558932
wst04-VHDL20_DWMG_070400-2306070400-omedes--0.pdf  07-Jun-2023 05:00              558458
wst04-VHDL20_DWMG_070800-2306070800-omedes--0.pdf  07-Jun-2023 08:45              558569
wst04-VHDL20_DWMG_071300-2306071300-omedes--0.pdf  07-Jun-2023 12:45              653040
wst04-VHDL20_DWMG_071800-2306071800-omedes--0.pdf  07-Jun-2023 18:45              652648
wst04-VHDL20_DWMG_080200-2306080200-omedes--0.pdf  08-Jun-2023 02:45              652974
wst04-VHDL20_DWMG_080400-2306080400-omedes--0.pdf  08-Jun-2023 05:00              652052
wst04-VHDL20_DWMG_080800-2306080800-omedes--0.pdf  08-Jun-2023 08:45              651817
wst04-VHDL20_DWMG_081300-2306081300-omedes--0.pdf  08-Jun-2023 12:45              653098
wst04-VHDL20_DWMG_081800-2306081800-omedes--0.pdf  08-Jun-2023 18:45              652439
wst04-VHDL20_DWMO_070200-2306070200-omedes--0.pdf  07-Jun-2023 02:45              434120
wst04-VHDL20_DWMO_070400-2306070400-omedes--0.pdf  07-Jun-2023 05:00              434771
wst04-VHDL20_DWMO_070800-2306070800-omedes--0.pdf  07-Jun-2023 08:45              434722
wst04-VHDL20_DWMO_071300-2306071300-omedes--0.pdf  07-Jun-2023 12:45              516657
wst04-VHDL20_DWMO_071800-2306071800-omedes--0.pdf  07-Jun-2023 18:45              516082
wst04-VHDL20_DWMO_080200-2306080200-omedes--0.pdf  08-Jun-2023 02:45              515232
wst04-VHDL20_DWMO_080400-2306080400-omedes--0.pdf  08-Jun-2023 05:00              515690
wst04-VHDL20_DWMO_080800-2306080800-omedes--0.pdf  08-Jun-2023 08:45              515124
wst04-VHDL20_DWMO_081300-2306081300-omedes--0.pdf  08-Jun-2023 12:45              512244
wst04-VHDL20_DWMO_081800-2306081800-omedes--0.pdf  08-Jun-2023 18:45              512018
wst04-VHDL20_DWMP_070200-2306070200-omedes--0.pdf  07-Jun-2023 02:45              620234
wst04-VHDL20_DWMP_070400-2306070400-omedes--0.pdf  07-Jun-2023 05:00              620515
wst04-VHDL20_DWMP_070800-2306070800-omedes--0.pdf  07-Jun-2023 08:45              620901
wst04-VHDL20_DWMP_071300-2306071300-omedes--0.pdf  07-Jun-2023 12:45              661923
wst04-VHDL20_DWMP_071800-2306071800-omedes--0.pdf  07-Jun-2023 18:45              661386
wst04-VHDL20_DWMP_080200-2306080200-omedes--0.pdf  08-Jun-2023 02:45              661123
wst04-VHDL20_DWMP_080400-2306080400-omedes--0.pdf  08-Jun-2023 05:00              661062
wst04-VHDL20_DWMP_080800-2306080800-omedes--0.pdf  08-Jun-2023 08:45              661049
wst04-VHDL20_DWMP_081300-2306081300-omedes--0.pdf  08-Jun-2023 12:45              677516
wst04-VHDL20_DWMP_081800-2306081800-omedes--0.pdf  08-Jun-2023 18:45              676936
wst04-VHDL20_DWPG_070200-2306070200-oflxs892--0..> 07-Jun-2023 02:30              321368
wst04-VHDL20_DWPG_070400-2306070400-oflxs892--0..> 07-Jun-2023 05:00              321898
wst04-VHDL20_DWPG_070800-2306070800-oflxs892--0..> 07-Jun-2023 08:30              366228
wst04-VHDL20_DWPG_071300-2306071300-oflxs892--0..> 07-Jun-2023 12:30              396068
wst04-VHDL20_DWPG_071500-2306071500-oflxs892--0..> 07-Jun-2023 15:30              395851
wst04-VHDL20_DWPG_071800-2306071800-oflxs892--0..> 07-Jun-2023 18:30              395125
wst04-VHDL20_DWPG_080200-2306080200-oflxs892--0..> 08-Jun-2023 02:30              395982
wst04-VHDL20_DWPG_080400-2306080400-oflxs892--0..> 08-Jun-2023 05:00              395940
wst04-VHDL20_DWPG_080800-2306080800-oflxs892--0..> 08-Jun-2023 08:30              440536
wst04-VHDL20_DWPG_081300-2306081300-oflxs892--0..> 08-Jun-2023 12:30              391045
wst04-VHDL20_DWPG_081500-2306081500-oflxs892--0..> 08-Jun-2023 15:30              390984
wst04-VHDL20_DWPG_081800-2306081800-oflxs892--0..> 08-Jun-2023 18:30              390654
wst04-VHDL20_DWPH_070200-2306070200-oflxs892--0..> 07-Jun-2023 02:30              278311
wst04-VHDL20_DWPH_070400-2306070400-oflxs892--0..> 07-Jun-2023 05:00              278197
wst04-VHDL20_DWPH_070800-2306070800-oflxs892--0..> 07-Jun-2023 08:30              323624
wst04-VHDL20_DWPH_071300-2306071300-oflxs892--0..> 07-Jun-2023 12:30              280961
wst04-VHDL20_DWPH_071500-2306071500-oflxs892--0..> 07-Jun-2023 15:30              281465
wst04-VHDL20_DWPH_071800-2306071800-oflxs892--0..> 07-Jun-2023 18:30              325941
wst04-VHDL20_DWPH_080200-2306080200-oflxs892--0..> 08-Jun-2023 02:30              281413
wst04-VHDL20_DWPH_080400-2306080400-oflxs892--0..> 08-Jun-2023 05:00              281529
wst04-VHDL20_DWPH_080800-2306080800-oflxs892--0..> 08-Jun-2023 08:30              326052
wst04-VHDL20_DWPH_081300-2306081300-oflxs892--0..> 08-Jun-2023 12:30              282505
wst04-VHDL20_DWPH_081500-2306081500-oflxs892--0..> 08-Jun-2023 15:30              282492
wst04-VHDL20_DWPH_081800-2306081800-oflxs892--0..> 08-Jun-2023 18:30              326773
wst04-VHDL20_DWSG_070200-2306070200-omedes--0.pdf  07-Jun-2023 02:45              366927
wst04-VHDL20_DWSG_070400-2306070400-omedes--0.pdf  07-Jun-2023 05:15              367012
wst04-VHDL20_DWSG_070800-2306070800-omedes--0.pdf  07-Jun-2023 08:45              366849
wst04-VHDL20_DWSG_071300-2306071300-omedes--0.pdf  07-Jun-2023 13:45              399820
wst04-VHDL20_DWSG_071800-2306071800-omedes--0.pdf  07-Jun-2023 18:45              398999
wst04-VHDL20_DWSG_080200-2306080200-omedes--0.pdf  08-Jun-2023 02:45              399792
wst04-VHDL20_DWSG_080400-2306080400-omedes--0.pdf  08-Jun-2023 05:15              400191
wst04-VHDL20_DWSG_080800-2306080800-omedes--0.pdf  08-Jun-2023 08:45              400094
wst04-VHDL20_DWSG_081300-2306081300-omedes--0.pdf  08-Jun-2023 13:45              401613
wst04-VHDL20_DWSG_081800-2306081800-omedes--0.pdf  08-Jun-2023 18:45              400477