Index of /weather/text_forecasts/txt/


../
FPDL13_DWMZ_230600                                 23-Apr-2024 13:15                4446
FPDL13_DWMZ_240600                                 24-Apr-2024 12:31                3278
SXDL31_DWAV_231800                                 23-Apr-2024 16:42                8437
SXDL31_DWAV_240800                                 24-Apr-2024 07:16                9673
SXDL31_DWAV_241800                                 24-Apr-2024 16:55                5552
SXDL31_DWAV_250800                                 25-Apr-2024 07:52               13776
SXDL31_DWAV_LATEST                                 25-Apr-2024 07:52               13776
SXDL33_DWAV_230000                                 23-Apr-2024 09:38               10652
SXDL33_DWAV_240000                                 24-Apr-2024 10:00                8623
SXDL33_DWAV_LATEST                                 24-Apr-2024 10:00                8623
ber01-FWDL39_DWMS_231230-2404231230-dsw--0-ia5     23-Apr-2024 11:52                1851
ber01-FWDL39_DWMS_241230-2404241230-dsw--0-ia5     24-Apr-2024 12:10                1792
ber01-VHDL13_DWEH_231300-2404231300-dsw--0-ia5     23-Apr-2024 12:28                3287
ber01-VHDL13_DWEH_231500-2404231500-dsw--0-ia5     23-Apr-2024 15:28                3201
ber01-VHDL13_DWEH_231800-2404231800-dsw--0-ia5     23-Apr-2024 18:28                2996
ber01-VHDL13_DWEH_240200-2404240200-dsw--0-ia5     24-Apr-2024 02:28                3126
ber01-VHDL13_DWEH_240200_COR-2404240200-dsw--0-ia5 24-Apr-2024 01:34                3130
ber01-VHDL13_DWEH_240400-2404240400-dsw--0-ia5     24-Apr-2024 04:58                3169
ber01-VHDL13_DWEH_240800-2404240800-dsw--0-ia5     24-Apr-2024 08:28                3065
ber01-VHDL13_DWEH_241300-2404241300-dsw--0-ia5     24-Apr-2024 12:28                3211
ber01-VHDL13_DWEH_241500-2404241500-dsw--0-ia5     24-Apr-2024 15:28                3140
ber01-VHDL13_DWEH_241800-2404241800-dsw--0-ia5     24-Apr-2024 18:28                2760
ber01-VHDL13_DWEH_250200-2404250200-dsw--0-ia5     25-Apr-2024 02:28                2617
ber01-VHDL13_DWEH_250400-2404250400-dsw--0-ia5     25-Apr-2024 04:58                2572
ber01-VHDL13_DWEH_250800-2404250800-dsw--0-ia5     25-Apr-2024 08:28                2796
ber01-VHDL13_DWHG_231300-2404231300-dsw--0-ia5     23-Apr-2024 12:30                3239
ber01-VHDL13_DWHG_231800-2404231800-dsw--0-ia5     23-Apr-2024 18:30                2936
ber01-VHDL13_DWHG_240200-2404240200-dsw--0-ia5     24-Apr-2024 02:30                3541
ber01-VHDL13_DWHG_240400-2404240400-dsw--0-ia5     24-Apr-2024 05:00                3502
ber01-VHDL13_DWHG_240800-2404240800-dsw--0-ia5     24-Apr-2024 08:30                3587
ber01-VHDL13_DWHG_241300-2404241300-dsw--0-ia5     24-Apr-2024 12:30                3584
ber01-VHDL13_DWHG_241800-2404241800-dsw--0-ia5     24-Apr-2024 18:30                3153
ber01-VHDL13_DWHG_250200-2404250200-dsw--0-ia5     25-Apr-2024 02:30                3239
ber01-VHDL13_DWHG_250400-2404250400-dsw--0-ia5     25-Apr-2024 05:00                3213
ber01-VHDL13_DWHG_250800-2404250800-dsw--0-ia5     25-Apr-2024 08:30                3055
ber01-VHDL13_DWHH_231300-2404231300-dsw--0-ia5     23-Apr-2024 12:30                2889
ber01-VHDL13_DWHH_231800-2404231800-dsw--0-ia5     23-Apr-2024 18:30                2609
ber01-VHDL13_DWHH_240200-2404240200-dsw--0-ia5     24-Apr-2024 02:30                2917
ber01-VHDL13_DWHH_240400-2404240400-dsw--0-ia5     24-Apr-2024 05:00                2853
ber01-VHDL13_DWHH_240800-2404240800-dsw--0-ia5     24-Apr-2024 08:30                3001
ber01-VHDL13_DWHH_241300-2404241300-dsw--0-ia5     24-Apr-2024 12:30                3127
ber01-VHDL13_DWHH_241800-2404241800-dsw--0-ia5     24-Apr-2024 18:30                2710
ber01-VHDL13_DWHH_250200-2404250200-dsw--0-ia5     25-Apr-2024 02:30                3091
ber01-VHDL13_DWHH_250400-2404250400-dsw--0-ia5     25-Apr-2024 05:00                3052
ber01-VHDL13_DWHH_250800-2404250800-dsw--0-ia5     25-Apr-2024 08:30                2716
ber01-VHDL13_DWLG_230933-2404230933-dsw--0-ia5     23-Apr-2024 09:33                2227
ber01-VHDL13_DWLG_231033-2404231033-dsw--0-ia5     23-Apr-2024 10:33                2227
ber01-VHDL13_DWLG_231133-2404231133-dsw--0-ia5     23-Apr-2024 11:33                2227
ber01-VHDL13_DWLG_231300-2404231300-dsw--0-ia5     23-Apr-2024 12:30                2209
ber01-VHDL13_DWLG_231333-2404231333-dsw--0-ia5     23-Apr-2024 13:33                2215
ber01-VHDL13_DWLG_231433-2404231433-dsw--0-ia5     23-Apr-2024 14:33                2215
ber01-VHDL13_DWLG_231533-2404231533-dsw--0-ia5     23-Apr-2024 15:33                2171
ber01-VHDL13_DWLG_231633-2404231633-dsw--0-ia5     23-Apr-2024 16:33                2162
ber01-VHDL13_DWLG_231733-2404231733-dsw--0-ia5     23-Apr-2024 17:33                2162
ber01-VHDL13_DWLG_231800-2404231800-dsw--0-ia5     23-Apr-2024 18:30                2034
ber01-VHDL13_DWLG_231933-2404231933-dsw--0-ia5     23-Apr-2024 19:33                2040
ber01-VHDL13_DWLG_232033-2404232033-dsw--0-ia5     23-Apr-2024 20:33                2040
ber01-VHDL13_DWLG_240033-2404240033-dsw--0-ia5     24-Apr-2024 00:33                2087
ber01-VHDL13_DWLG_240200-2404240200-dsw--0-ia5     24-Apr-2024 02:30                2081
ber01-VHDL13_DWLG_240400-2404240400-dsw--0-ia5     24-Apr-2024 04:59                2135
ber01-VHDL13_DWLG_240533-2404240533-dsw--0-ia5     24-Apr-2024 05:33                2141
ber01-VHDL13_DWLG_240633-2404240633-dsw--0-ia5     24-Apr-2024 06:33                2141
ber01-VHDL13_DWLG_240733-2404240733-dsw--0-ia5     24-Apr-2024 07:33                2141
ber01-VHDL13_DWLG_240800-2404240800-dsw--0-ia5     24-Apr-2024 08:30                2231
ber01-VHDL13_DWLG_240933-2404240933-dsw--0-ia5     24-Apr-2024 09:33                2240
ber01-VHDL13_DWLG_241033-2404241033-dsw--0-ia5     24-Apr-2024 10:33                2240
ber01-VHDL13_DWLG_241133-2404241133-dsw--0-ia5     24-Apr-2024 11:33                2240
ber01-VHDL13_DWLG_241300-2404241300-dsw--0-ia5     24-Apr-2024 12:30                2228
ber01-VHDL13_DWLG_241333-2404241333-dsw--0-ia5     24-Apr-2024 13:33                2234
ber01-VHDL13_DWLG_241433-2404241433-dsw--0-ia5     24-Apr-2024 14:33                2233
ber01-VHDL13_DWLG_241533-2404241533-dsw--0-ia5     24-Apr-2024 15:33                2233
ber01-VHDL13_DWLG_241633-2404241633-dsw--0-ia5     24-Apr-2024 16:33                2170
ber01-VHDL13_DWLG_241733-2404241733-dsw--0-ia5     24-Apr-2024 17:33                2170
ber01-VHDL13_DWLG_241800-2404241800-dsw--0-ia5     24-Apr-2024 18:30                1986
ber01-VHDL13_DWLG_241933-2404241933-dsw--0-ia5     24-Apr-2024 19:33                1992
ber01-VHDL13_DWLG_242033-2404242033-dsw--0-ia5     24-Apr-2024 20:33                1992
ber01-VHDL13_DWLG_250033-2404250033-dsw--0-ia5     25-Apr-2024 00:33                2310
ber01-VHDL13_DWLG_250200-2404250200-dsw--0-ia5     25-Apr-2024 02:30                2286
ber01-VHDL13_DWLG_250400-2404250400-dsw--0-ia5     25-Apr-2024 04:59                2134
ber01-VHDL13_DWLG_250533-2404250533-dsw--0-ia5     25-Apr-2024 05:33                2155
ber01-VHDL13_DWLG_250633-2404250633-dsw--0-ia5     25-Apr-2024 06:33                2155
ber01-VHDL13_DWLG_250733-2404250733-dsw--0-ia5     25-Apr-2024 07:33                2245
ber01-VHDL13_DWLG_250800-2404250800-dsw--0-ia5     25-Apr-2024 08:30                2236
ber01-VHDL13_DWLH_230933-2404230933-dsw--0-ia5     23-Apr-2024 09:33                2271
ber01-VHDL13_DWLH_231033-2404231033-dsw--0-ia5     23-Apr-2024 10:33                2271
ber01-VHDL13_DWLH_231133-2404231133-dsw--0-ia5     23-Apr-2024 11:33                2271
ber01-VHDL13_DWLH_231300-2404231300-dsw--0-ia5     23-Apr-2024 12:30                2267
ber01-VHDL13_DWLH_231333-2404231333-dsw--0-ia5     23-Apr-2024 13:33                2276
ber01-VHDL13_DWLH_231433-2404231433-dsw--0-ia5     23-Apr-2024 14:33                2276
ber01-VHDL13_DWLH_231533-2404231533-dsw--0-ia5     23-Apr-2024 15:33                2207
ber01-VHDL13_DWLH_231633-2404231633-dsw--0-ia5     23-Apr-2024 16:33                2295
ber01-VHDL13_DWLH_231733-2404231733-dsw--0-ia5     23-Apr-2024 17:33                2295
ber01-VHDL13_DWLH_231800-2404231800-dsw--0-ia5     23-Apr-2024 18:30                2156
ber01-VHDL13_DWLH_231933-2404231933-dsw--0-ia5     23-Apr-2024 19:33                2165
ber01-VHDL13_DWLH_232033-2404232033-dsw--0-ia5     23-Apr-2024 20:33                2165
ber01-VHDL13_DWLH_240033-2404240033-dsw--0-ia5     24-Apr-2024 00:33                2169
ber01-VHDL13_DWLH_240200-2404240200-dsw--0-ia5     24-Apr-2024 02:30                2160
ber01-VHDL13_DWLH_240400-2404240400-dsw--0-ia5     24-Apr-2024 04:59                2165
ber01-VHDL13_DWLH_240533-2404240533-dsw--0-ia5     24-Apr-2024 05:33                2174
ber01-VHDL13_DWLH_240633-2404240633-dsw--0-ia5     24-Apr-2024 06:33                2174
ber01-VHDL13_DWLH_240733-2404240733-dsw--0-ia5     24-Apr-2024 07:33                2174
ber01-VHDL13_DWLH_240800-2404240800-dsw--0-ia5     24-Apr-2024 08:30                2187
ber01-VHDL13_DWLH_240933-2404240933-dsw--0-ia5     24-Apr-2024 09:33                2196
ber01-VHDL13_DWLH_241033-2404241033-dsw--0-ia5     24-Apr-2024 10:33                2196
ber01-VHDL13_DWLH_241133-2404241133-dsw--0-ia5     24-Apr-2024 11:33                2196
ber01-VHDL13_DWLH_241300-2404241300-dsw--0-ia5     24-Apr-2024 12:30                2165
ber01-VHDL13_DWLH_241333-2404241333-dsw--0-ia5     24-Apr-2024 13:33                2174
ber01-VHDL13_DWLH_241433-2404241433-dsw--0-ia5     24-Apr-2024 14:33                2143
ber01-VHDL13_DWLH_241533-2404241533-dsw--0-ia5     24-Apr-2024 15:33                2143
ber01-VHDL13_DWLH_241633-2404241633-dsw--0-ia5     24-Apr-2024 16:33                2118
ber01-VHDL13_DWLH_241733-2404241733-dsw--0-ia5     24-Apr-2024 17:33                2118
ber01-VHDL13_DWLH_241800-2404241800-dsw--0-ia5     24-Apr-2024 18:30                1905
ber01-VHDL13_DWLH_241933-2404241933-dsw--0-ia5     24-Apr-2024 19:33                1914
ber01-VHDL13_DWLH_242033-2404242033-dsw--0-ia5     24-Apr-2024 20:33                1914
ber01-VHDL13_DWLH_250033-2404250033-dsw--0-ia5     25-Apr-2024 00:33                2279
ber01-VHDL13_DWLH_250200-2404250200-dsw--0-ia5     25-Apr-2024 02:30                2267
ber01-VHDL13_DWLH_250400-2404250400-dsw--0-ia5     25-Apr-2024 04:59                2295
ber01-VHDL13_DWLH_250533-2404250533-dsw--0-ia5     25-Apr-2024 05:33                2347
ber01-VHDL13_DWLH_250633-2404250633-dsw--0-ia5     25-Apr-2024 06:33                2347
ber01-VHDL13_DWLH_250733-2404250733-dsw--0-ia5     25-Apr-2024 07:33                2364
ber01-VHDL13_DWLH_250800-2404250800-dsw--0-ia5     25-Apr-2024 08:30                2355
ber01-VHDL13_DWLI_230933-2404230933-dsw--0-ia5     23-Apr-2024 09:33                2366
ber01-VHDL13_DWLI_231033-2404231033-dsw--0-ia5     23-Apr-2024 10:33                2366
ber01-VHDL13_DWLI_231133-2404231133-dsw--0-ia5     23-Apr-2024 11:33                2366
ber01-VHDL13_DWLI_231300-2404231300-dsw--0-ia5     23-Apr-2024 12:30                2325
ber01-VHDL13_DWLI_231333-2404231333-dsw--0-ia5     23-Apr-2024 13:33                2331
ber01-VHDL13_DWLI_231433-2404231433-dsw--0-ia5     23-Apr-2024 14:33                2331
ber01-VHDL13_DWLI_231533-2404231533-dsw--0-ia5     23-Apr-2024 15:33                2287
ber01-VHDL13_DWLI_231633-2404231633-dsw--0-ia5     23-Apr-2024 16:33                2381
ber01-VHDL13_DWLI_231733-2404231733-dsw--0-ia5     23-Apr-2024 17:33                2381
ber01-VHDL13_DWLI_231800-2404231800-dsw--0-ia5     23-Apr-2024 18:30                2250
ber01-VHDL13_DWLI_231933-2404231933-dsw--0-ia5     23-Apr-2024 19:33                2256
ber01-VHDL13_DWLI_232033-2404232033-dsw--0-ia5     23-Apr-2024 20:33                2256
ber01-VHDL13_DWLI_240033-2404240033-dsw--0-ia5     24-Apr-2024 00:33                2257
ber01-VHDL13_DWLI_240200-2404240200-dsw--0-ia5     24-Apr-2024 02:30                2251
ber01-VHDL13_DWLI_240400-2404240400-dsw--0-ia5     24-Apr-2024 04:59                2261
ber01-VHDL13_DWLI_240533-2404240533-dsw--0-ia5     24-Apr-2024 05:33                2264
ber01-VHDL13_DWLI_240633-2404240633-dsw--0-ia5     24-Apr-2024 06:33                2264
ber01-VHDL13_DWLI_240733-2404240733-dsw--0-ia5     24-Apr-2024 07:33                2264
ber01-VHDL13_DWLI_240800-2404240800-dsw--0-ia5     24-Apr-2024 08:30                2298
ber01-VHDL13_DWLI_240933-2404240933-dsw--0-ia5     24-Apr-2024 09:33                2304
ber01-VHDL13_DWLI_241033-2404241033-dsw--0-ia5     24-Apr-2024 10:33                2304
ber01-VHDL13_DWLI_241133-2404241133-dsw--0-ia5     24-Apr-2024 11:33                2304
ber01-VHDL13_DWLI_241300-2404241300-dsw--0-ia5     24-Apr-2024 12:30                2282
ber01-VHDL13_DWLI_241333-2404241333-dsw--0-ia5     24-Apr-2024 13:33                2288
ber01-VHDL13_DWLI_241433-2404241433-dsw--0-ia5     24-Apr-2024 14:33                2254
ber01-VHDL13_DWLI_241533-2404241533-dsw--0-ia5     24-Apr-2024 15:33                2254
ber01-VHDL13_DWLI_241633-2404241633-dsw--0-ia5     24-Apr-2024 16:33                2213
ber01-VHDL13_DWLI_241733-2404241733-dsw--0-ia5     24-Apr-2024 17:33                2213
ber01-VHDL13_DWLI_241800-2404241800-dsw--0-ia5     24-Apr-2024 18:30                1951
ber01-VHDL13_DWLI_241933-2404241933-dsw--0-ia5     24-Apr-2024 19:33                1957
ber01-VHDL13_DWLI_242033-2404242033-dsw--0-ia5     24-Apr-2024 20:33                1957
ber01-VHDL13_DWLI_250033-2404250033-dsw--0-ia5     25-Apr-2024 00:33                2319
ber01-VHDL13_DWLI_250200-2404250200-dsw--0-ia5     25-Apr-2024 02:30                2311
ber01-VHDL13_DWLI_250400-2404250400-dsw--0-ia5     25-Apr-2024 04:59                2171
ber01-VHDL13_DWLI_250533-2404250533-dsw--0-ia5     25-Apr-2024 05:33                2178
ber01-VHDL13_DWLI_250633-2404250633-dsw--0-ia5     25-Apr-2024 06:33                2178
ber01-VHDL13_DWLI_250733-2404250733-dsw--0-ia5     25-Apr-2024 07:33                2288
ber01-VHDL13_DWLI_250800-2404250800-dsw--0-ia5     25-Apr-2024 08:30                2282
ber01-VHDL13_DWMG_230900-2404230900-dsw--0-ia5     23-Apr-2024 09:30                3133
ber01-VHDL13_DWMG_231000-2404231000-dsw--0-ia5     23-Apr-2024 10:30                3285
ber01-VHDL13_DWMG_231100-2404231100-dsw--0-ia5     23-Apr-2024 11:30                3317
ber01-VHDL13_DWMG_231200-2404231200-dsw--0-ia5     23-Apr-2024 12:30                3446
ber01-VHDL13_DWMG_231300-2404231300-dsw--0-ia5     23-Apr-2024 13:30                3227
ber01-VHDL13_DWMG_231400-2404231400-dsw--0-ia5     23-Apr-2024 14:30                3227
ber01-VHDL13_DWMG_231500-2404231500-dsw--0-ia5     23-Apr-2024 15:30                3261
ber01-VHDL13_DWMG_231600-2404231600-dsw--0-ia5     23-Apr-2024 16:30                3261
ber01-VHDL13_DWMG_231700-2404231700-dsw--0-ia5     23-Apr-2024 17:30                3039
ber01-VHDL13_DWMG_231800-2404231800-dsw--0-ia5     23-Apr-2024 18:30                3030
ber01-VHDL13_DWMG_231900-2404231900-dsw--0-ia5     23-Apr-2024 19:30                3030
ber01-VHDL13_DWMG_232000-2404232000-dsw--0-ia5     23-Apr-2024 20:30                3022
ber01-VHDL13_DWMG_232100-2404232100-dsw--0-ia5     23-Apr-2024 21:30                3022
ber01-VHDL13_DWMG_232200-2404232200-dsw--0-ia5     23-Apr-2024 22:30                3631
ber01-VHDL13_DWMG_232300-2404232300-dsw--0-ia5     23-Apr-2024 23:30                3631
ber01-VHDL13_DWMG_240000-2404240000-dsw--0-ia5     24-Apr-2024 00:30                3631
ber01-VHDL13_DWMG_240100-2404240100-dsw--0-ia5     24-Apr-2024 01:30                3631
ber01-VHDL13_DWMG_240200-2404240200-dsw--0-ia5     24-Apr-2024 02:30                3635
ber01-VHDL13_DWMG_240300-2404240300-dsw--0-ia5     24-Apr-2024 03:30                3635
ber01-VHDL13_DWMG_240400-2404240400-dsw--0-ia5     24-Apr-2024 05:00                3433
ber01-VHDL13_DWMG_240500-2404240500-dsw--0-ia5     24-Apr-2024 05:30                3433
ber01-VHDL13_DWMG_240600-2404240600-dsw--0-ia5     24-Apr-2024 06:30                3433
ber01-VHDL13_DWMG_240700-2404240700-dsw--0-ia5     24-Apr-2024 07:30                3375
ber01-VHDL13_DWMG_240800-2404240800-dsw--0-ia5     24-Apr-2024 08:30                3375
ber01-VHDL13_DWMG_240900-2404240900-dsw--0-ia5     24-Apr-2024 09:30                3375
ber01-VHDL13_DWMG_241000-2404241000-dsw--0-ia5     24-Apr-2024 10:30                3375
ber01-VHDL13_DWMG_241100-2404241100-dsw--0-ia5     24-Apr-2024 11:30                3374
ber01-VHDL13_DWMG_241200-2404241200-dsw--0-ia5     24-Apr-2024 12:30                3374
ber01-VHDL13_DWMG_241300-2404241300-dsw--0-ia5     24-Apr-2024 13:30                2951
ber01-VHDL13_DWMG_241400-2404241400-dsw--0-ia5     24-Apr-2024 14:30                2951
ber01-VHDL13_DWMG_241500-2404241500-dsw--0-ia5     24-Apr-2024 15:30                3032
ber01-VHDL13_DWMG_241600-2404241600-dsw--0-ia5     24-Apr-2024 16:30                3032
ber01-VHDL13_DWMG_241700-2404241700-dsw--0-ia5     24-Apr-2024 17:30                2804
ber01-VHDL13_DWMG_241800-2404241800-dsw--0-ia5     24-Apr-2024 18:30                2804
ber01-VHDL13_DWMG_241900-2404241900-dsw--0-ia5     24-Apr-2024 19:30                2948
ber01-VHDL13_DWMG_242000-2404242000-dsw--0-ia5     24-Apr-2024 20:30                2948
ber01-VHDL13_DWMG_242100-2404242100-dsw--0-ia5     24-Apr-2024 21:30                2948
ber01-VHDL13_DWMG_242200-2404242200-dsw--0-ia5     24-Apr-2024 22:30                2973
ber01-VHDL13_DWMG_242300-2404242300-dsw--0-ia5     24-Apr-2024 23:30                2973
ber01-VHDL13_DWMG_250000-2404250000-dsw--0-ia5     25-Apr-2024 00:30                2973
ber01-VHDL13_DWMG_250100-2404250100-dsw--0-ia5     25-Apr-2024 01:30                2973
ber01-VHDL13_DWMG_250200-2404250200-dsw--0-ia5     25-Apr-2024 02:30                2973
ber01-VHDL13_DWMG_250300-2404250300-dsw--0-ia5     25-Apr-2024 03:30                2973
ber01-VHDL13_DWMG_250400-2404250400-dsw--0-ia5     25-Apr-2024 05:00                2984
ber01-VHDL13_DWMG_250500-2404250500-dsw--0-ia5     25-Apr-2024 05:30                2984
ber01-VHDL13_DWMG_250600-2404250600-dsw--0-ia5     25-Apr-2024 06:30                2984
ber01-VHDL13_DWMG_250700-2404250700-dsw--0-ia5     25-Apr-2024 07:30                3033
ber01-VHDL13_DWMG_250800-2404250800-dsw--0-ia5     25-Apr-2024 08:30                3033
ber01-VHDL13_DWMO_230900-2404230900-dsw--0-ia5     23-Apr-2024 09:30                3074
ber01-VHDL13_DWMO_231000-2404231000-dsw--0-ia5     23-Apr-2024 10:30                2895
ber01-VHDL13_DWMO_231100-2404231100-dsw--0-ia5     23-Apr-2024 11:30                3080
ber01-VHDL13_DWMO_231200-2404231200-dsw--0-ia5     23-Apr-2024 12:30                3080
ber01-VHDL13_DWMO_231300-2404231300-dsw--0-ia5     23-Apr-2024 13:30                2832
ber01-VHDL13_DWMO_231400-2404231400-dsw--0-ia5     23-Apr-2024 14:30                2832
ber01-VHDL13_DWMO_231500-2404231500-dsw--0-ia5     23-Apr-2024 15:30                2832
ber01-VHDL13_DWMO_231600-2404231600-dsw--0-ia5     23-Apr-2024 16:30                2832
ber01-VHDL13_DWMO_231700-2404231700-dsw--0-ia5     23-Apr-2024 17:30                2638
ber01-VHDL13_DWMO_231800-2404231800-dsw--0-ia5     23-Apr-2024 18:30                2638
ber01-VHDL13_DWMO_231900-2404231900-dsw--0-ia5     23-Apr-2024 19:30                2638
ber01-VHDL13_DWMO_232000-2404232000-dsw--0-ia5     23-Apr-2024 20:30                2638
ber01-VHDL13_DWMO_232100-2404232100-dsw--0-ia5     23-Apr-2024 21:30                2638
ber01-VHDL13_DWMO_232200-2404232200-dsw--0-ia5     23-Apr-2024 22:30                3091
ber01-VHDL13_DWMO_232300-2404232300-dsw--0-ia5     23-Apr-2024 23:30                3091
ber01-VHDL13_DWMO_240000-2404240000-dsw--0-ia5     24-Apr-2024 00:30                3091
ber01-VHDL13_DWMO_240100-2404240100-dsw--0-ia5     24-Apr-2024 01:30                3091
ber01-VHDL13_DWMO_240200-2404240200-dsw--0-ia5     24-Apr-2024 02:30                3091
ber01-VHDL13_DWMO_240300-2404240300-dsw--0-ia5     24-Apr-2024 03:30                3023
ber01-VHDL13_DWMO_240400-2404240400-dsw--0-ia5     24-Apr-2024 05:00                2912
ber01-VHDL13_DWMO_240500-2404240500-dsw--0-ia5     24-Apr-2024 05:30                2912
ber01-VHDL13_DWMO_240600-2404240600-dsw--0-ia5     24-Apr-2024 06:30                2912
ber01-VHDL13_DWMO_240700-2404240700-dsw--0-ia5     24-Apr-2024 07:30                2912
ber01-VHDL13_DWMO_240800-2404240800-dsw--0-ia5     24-Apr-2024 08:30                3272
ber01-VHDL13_DWMO_240900-2404240900-dsw--0-ia5     24-Apr-2024 09:30                3244
ber01-VHDL13_DWMO_241000-2404241000-dsw--0-ia5     24-Apr-2024 10:30                3244
ber01-VHDL13_DWMO_241100-2404241100-dsw--0-ia5     24-Apr-2024 11:30                3243
ber01-VHDL13_DWMO_241200-2404241200-dsw--0-ia5     24-Apr-2024 12:30                3243
ber01-VHDL13_DWMO_241300-2404241300-dsw--0-ia5     24-Apr-2024 13:30                2889
ber01-VHDL13_DWMO_241400-2404241400-dsw--0-ia5     24-Apr-2024 14:30                2889
ber01-VHDL13_DWMO_241500-2404241500-dsw--0-ia5     24-Apr-2024 15:30                2972
ber01-VHDL13_DWMO_241600-2404241600-dsw--0-ia5     24-Apr-2024 16:30                2972
ber01-VHDL13_DWMO_241700-2404241700-dsw--0-ia5     24-Apr-2024 17:30                2811
ber01-VHDL13_DWMO_241800-2404241800-dsw--0-ia5     24-Apr-2024 18:30                2811
ber01-VHDL13_DWMO_241900-2404241900-dsw--0-ia5     24-Apr-2024 19:30                2904
ber01-VHDL13_DWMO_242000-2404242000-dsw--0-ia5     24-Apr-2024 20:30                2883
ber01-VHDL13_DWMO_242100-2404242100-dsw--0-ia5     24-Apr-2024 21:30                2883
ber01-VHDL13_DWMO_242200-2404242200-dsw--0-ia5     24-Apr-2024 22:30                3073
ber01-VHDL13_DWMO_242300-2404242300-dsw--0-ia5     24-Apr-2024 23:30                3073
ber01-VHDL13_DWMO_250000-2404250000-dsw--0-ia5     25-Apr-2024 00:30                3073
ber01-VHDL13_DWMO_250100-2404250100-dsw--0-ia5     25-Apr-2024 01:30                3073
ber01-VHDL13_DWMO_250200-2404250200-dsw--0-ia5     25-Apr-2024 02:30                3073
ber01-VHDL13_DWMO_250300-2404250300-dsw--0-ia5     25-Apr-2024 03:30                3073
ber01-VHDL13_DWMO_250400-2404250400-dsw--0-ia5     25-Apr-2024 05:00                3084
ber01-VHDL13_DWMO_250500-2404250500-dsw--0-ia5     25-Apr-2024 05:30                3084
ber01-VHDL13_DWMO_250600-2404250600-dsw--0-ia5     25-Apr-2024 06:30                3084
ber01-VHDL13_DWMO_250700-2404250700-dsw--0-ia5     25-Apr-2024 07:30                3090
ber01-VHDL13_DWMO_250800-2404250800-dsw--0-ia5     25-Apr-2024 08:30                3118
ber01-VHDL13_DWMP_230900-2404230900-dsw--0-ia5     23-Apr-2024 09:30                2891
ber01-VHDL13_DWMP_231000-2404231000-dsw--0-ia5     23-Apr-2024 10:30                2724
ber01-VHDL13_DWMP_231100-2404231100-dsw--0-ia5     23-Apr-2024 11:30                2819
ber01-VHDL13_DWMP_231200-2404231200-dsw--0-ia5     23-Apr-2024 12:30                3169
ber01-VHDL13_DWMP_231300-2404231300-dsw--0-ia5     23-Apr-2024 13:30                3169
ber01-VHDL13_DWMP_231400-2404231400-dsw--0-ia5     23-Apr-2024 14:30                2952
ber01-VHDL13_DWMP_231500-2404231500-dsw--0-ia5     23-Apr-2024 15:30                2983
ber01-VHDL13_DWMP_231600-2404231600-dsw--0-ia5     23-Apr-2024 16:30                2983
ber01-VHDL13_DWMP_231700-2404231700-dsw--0-ia5     23-Apr-2024 17:30                2837
ber01-VHDL13_DWMP_231800-2404231800-dsw--0-ia5     23-Apr-2024 18:30                2830
ber01-VHDL13_DWMP_231900-2404231900-dsw--0-ia5     23-Apr-2024 19:30                2830
ber01-VHDL13_DWMP_232000-2404232000-dsw--0-ia5     23-Apr-2024 20:30                2830
ber01-VHDL13_DWMP_232100-2404232100-dsw--0-ia5     23-Apr-2024 21:30                2830
ber01-VHDL13_DWMP_232200-2404232200-dsw--0-ia5     23-Apr-2024 22:30                3536
ber01-VHDL13_DWMP_232300-2404232300-dsw--0-ia5     23-Apr-2024 23:30                3536
ber01-VHDL13_DWMP_240000-2404240000-dsw--0-ia5     24-Apr-2024 00:30                3536
ber01-VHDL13_DWMP_240100-2404240100-dsw--0-ia5     24-Apr-2024 01:30                3536
ber01-VHDL13_DWMP_240200-2404240200-dsw--0-ia5     24-Apr-2024 02:30                3536
ber01-VHDL13_DWMP_240300-2404240300-dsw--0-ia5     24-Apr-2024 03:30                3518
ber01-VHDL13_DWMP_240400-2404240400-dsw--0-ia5     24-Apr-2024 05:00                3309
ber01-VHDL13_DWMP_240500-2404240500-dsw--0-ia5     24-Apr-2024 05:30                3309
ber01-VHDL13_DWMP_240600-2404240600-dsw--0-ia5     24-Apr-2024 06:30                3309
ber01-VHDL13_DWMP_240700-2404240700-dsw--0-ia5     24-Apr-2024 07:30                3309
ber01-VHDL13_DWMP_240800-2404240800-dsw--0-ia5     24-Apr-2024 08:30                3428
ber01-VHDL13_DWMP_240900-2404240900-dsw--0-ia5     24-Apr-2024 09:30                3428
ber01-VHDL13_DWMP_241000-2404241000-dsw--0-ia5     24-Apr-2024 10:30                3428
ber01-VHDL13_DWMP_241100-2404241100-dsw--0-ia5     24-Apr-2024 11:30                3428
ber01-VHDL13_DWMP_241200-2404241200-dsw--0-ia5     24-Apr-2024 12:30                3428
ber01-VHDL13_DWMP_241300-2404241300-dsw--0-ia5     24-Apr-2024 13:30                2964
ber01-VHDL13_DWMP_241400-2404241400-dsw--0-ia5     24-Apr-2024 14:30                2959
ber01-VHDL13_DWMP_241500-2404241500-dsw--0-ia5     24-Apr-2024 15:30                3105
ber01-VHDL13_DWMP_241600-2404241600-dsw--0-ia5     24-Apr-2024 16:30                3105
ber01-VHDL13_DWMP_241700-2404241700-dsw--0-ia5     24-Apr-2024 17:30                2877
ber01-VHDL13_DWMP_241800-2404241800-dsw--0-ia5     24-Apr-2024 18:30                2877
ber01-VHDL13_DWMP_241900-2404241900-dsw--0-ia5     24-Apr-2024 19:30                2877
ber01-VHDL13_DWMP_242000-2404242000-dsw--0-ia5     24-Apr-2024 20:30                2948
ber01-VHDL13_DWMP_242100-2404242100-dsw--0-ia5     24-Apr-2024 21:30                2948
ber01-VHDL13_DWMP_242200-2404242200-dsw--0-ia5     24-Apr-2024 22:30                2966
ber01-VHDL13_DWMP_242300-2404242300-dsw--0-ia5     24-Apr-2024 23:30                2966
ber01-VHDL13_DWMP_250000-2404250000-dsw--0-ia5     25-Apr-2024 00:30                2966
ber01-VHDL13_DWMP_250100-2404250100-dsw--0-ia5     25-Apr-2024 01:30                2966
ber01-VHDL13_DWMP_250200-2404250200-dsw--0-ia5     25-Apr-2024 02:30                2966
ber01-VHDL13_DWMP_250300-2404250300-dsw--0-ia5     25-Apr-2024 03:30                2966
ber01-VHDL13_DWMP_250400-2404250400-dsw--0-ia5     25-Apr-2024 05:00                2977
ber01-VHDL13_DWMP_250500-2404250500-dsw--0-ia5     25-Apr-2024 05:30                2977
ber01-VHDL13_DWMP_250600-2404250600-dsw--0-ia5     25-Apr-2024 06:30                2977
ber01-VHDL13_DWMP_250700-2404250700-dsw--0-ia5     25-Apr-2024 07:30                3011
ber01-VHDL13_DWMP_250800-2404250800-dsw--0-ia5     25-Apr-2024 08:30                3011
ber01-VHDL13_DWOG_231300-2404231300-dsw--0-ia5     23-Apr-2024 12:00                4750
ber01-VHDL13_DWOG_231700-2404231700-dsw--0-ia5     23-Apr-2024 17:30                4145
ber01-VHDL13_DWOG_240100-2404240100-dsw--0-ia5     24-Apr-2024 01:45                4597
ber01-VHDL13_DWOG_240300-2404240300-dsw--0-ia5     24-Apr-2024 03:00                4477
ber01-VHDL13_DWOG_240800-2404240800-dsw--0-ia5     24-Apr-2024 08:15                4738
ber01-VHDL13_DWOG_241300-2404241300-dsw--0-ia5     24-Apr-2024 12:00                4738
ber01-VHDL13_DWOG_241700-2404241700-dsw--0-ia5     24-Apr-2024 17:30                3463
ber01-VHDL13_DWOG_250100-2404250100-dsw--0-ia5     25-Apr-2024 01:45                3667
ber01-VHDL13_DWOG_250300-2404250300-dsw--0-ia5     25-Apr-2024 03:00                3896
ber01-VHDL13_DWOG_250800-2404250800-dsw--0-ia5     25-Apr-2024 08:15                3887
ber01-VHDL13_DWOH_231300-2404231300-dsw--0-ia5     23-Apr-2024 12:28                3278
ber01-VHDL13_DWOH_231500-2404231500-dsw--0-ia5     23-Apr-2024 15:28                3202
ber01-VHDL13_DWOH_231800-2404231800-dsw--0-ia5     23-Apr-2024 18:28                3020
ber01-VHDL13_DWOH_240200-2404240200-dsw--0-ia5     24-Apr-2024 02:28                3177
ber01-VHDL13_DWOH_240200_COR-2404240200-dsw--0-ia5 24-Apr-2024 01:34                3181
ber01-VHDL13_DWOH_240400-2404240400-dsw--0-ia5     24-Apr-2024 04:58                3176
ber01-VHDL13_DWOH_240800-2404240800-dsw--0-ia5     24-Apr-2024 08:28                3074
ber01-VHDL13_DWOH_241300-2404241300-dsw--0-ia5     24-Apr-2024 12:28                3232
ber01-VHDL13_DWOH_241500-2404241500-dsw--0-ia5     24-Apr-2024 15:28                3216
ber01-VHDL13_DWOH_241800-2404241800-dsw--0-ia5     24-Apr-2024 18:28                2979
ber01-VHDL13_DWOH_250200-2404250200-dsw--0-ia5     25-Apr-2024 02:28                2686
ber01-VHDL13_DWOH_250400-2404250400-dsw--0-ia5     25-Apr-2024 04:58                2640
ber01-VHDL13_DWOH_250800-2404250800-dsw--0-ia5     25-Apr-2024 08:28                2625
ber01-VHDL13_DWOI_231300-2404231300-dsw--0-ia5     23-Apr-2024 12:28                3225
ber01-VHDL13_DWOI_231500-2404231500-dsw--0-ia5     23-Apr-2024 15:28                3246
ber01-VHDL13_DWOI_231800-2404231800-dsw--0-ia5     23-Apr-2024 18:28                3074
ber01-VHDL13_DWOI_240200-2404240200-dsw--0-ia5     24-Apr-2024 02:28                3127
ber01-VHDL13_DWOI_240200_COR-2404240200-dsw--0-ia5 24-Apr-2024 01:34                3131
ber01-VHDL13_DWOI_240400-2404240400-dsw--0-ia5     24-Apr-2024 04:58                3051
ber01-VHDL13_DWOI_240800-2404240800-dsw--0-ia5     24-Apr-2024 08:28                2971
ber01-VHDL13_DWOI_241300-2404241300-dsw--0-ia5     24-Apr-2024 12:28                2961
ber01-VHDL13_DWOI_241500-2404241500-dsw--0-ia5     24-Apr-2024 15:28                2799
ber01-VHDL13_DWOI_241800-2404241800-dsw--0-ia5     24-Apr-2024 18:28                2426
ber01-VHDL13_DWOI_250200-2404250200-dsw--0-ia5     25-Apr-2024 02:28                2412
ber01-VHDL13_DWOI_250400-2404250400-dsw--0-ia5     25-Apr-2024 04:58                2322
ber01-VHDL13_DWOI_250800-2404250800-dsw--0-ia5     25-Apr-2024 08:28                2559
ber01-VHDL13_DWON_230918-2404230918-dsw--0-ia5     23-Apr-2024 09:18                3957
ber01-VHDL13_DWON_231449-2404231449-dsw--0-ia5     23-Apr-2024 14:49                3839
ber01-VHDL13_DWON_231659-2404231659-dsw--0-ia5     23-Apr-2024 16:59                3138
ber01-VHDL13_DWON_231700-2404231700-dsw--0-ia5     23-Apr-2024 17:00                3138
ber01-VHDL13_DWON_231833-2404231833-dsw--0-ia5     23-Apr-2024 18:33                3377
ber01-VHDL13_DWON_240127-2404240127-dsw--0-ia5     24-Apr-2024 01:27                3654
ber01-VHDL13_DWON_240237-2404240237-dsw--0-ia5     24-Apr-2024 02:37                3636
ber01-VHDL13_DWON_240514-2404240514-dsw--0-ia5     24-Apr-2024 05:14                3705
ber01-VHDL13_DWON_240527-2404240527-dsw--0-ia5     24-Apr-2024 05:27                3629
ber01-VHDL13_DWON_240640-2404240640-dsw--0-ia5     24-Apr-2024 06:40                3861
ber01-VHDL13_DWON_240758-2404240758-dsw--0-ia5     24-Apr-2024 07:58                3861
ber01-VHDL13_DWON_241338-2404241338-dsw--0-ia5     24-Apr-2024 13:38                3883
ber01-VHDL13_DWON_241430-2404241430-dsw--0-ia5     24-Apr-2024 14:30                3248
ber01-VHDL13_DWON_241700-2404241700-dsw--0-ia5     24-Apr-2024 17:00                3206
ber01-VHDL13_DWON_242111-2404242111-dsw--0-ia5     24-Apr-2024 21:11                3281
ber01-VHDL13_DWON_250023-2404250023-dsw--0-ia5     25-Apr-2024 00:23                3459
ber01-VHDL13_DWON_250144-2404250144-dsw--0-ia5     25-Apr-2024 01:44                3459
ber01-VHDL13_DWON_250200-2404250200-dsw--0-ia5     25-Apr-2024 02:00                3459
ber01-VHDL13_DWON_250527-2404250527-dsw--0-ia5     25-Apr-2024 05:27                3461
ber01-VHDL13_DWON_250551-2404250551-dsw--0-ia5     25-Apr-2024 05:51                3832
ber01-VHDL13_DWON_250734-2404250734-dsw--0-ia5     25-Apr-2024 07:34                3832
ber01-VHDL13_DWPG_230930-2404230930-dsw--0-ia5     23-Apr-2024 09:30                2411
ber01-VHDL13_DWPG_231030-2404231030-dsw--0-ia5     23-Apr-2024 10:30                2411
ber01-VHDL13_DWPG_231130-2404231130-dsw--0-ia5     23-Apr-2024 11:30                2515
ber01-VHDL13_DWPG_231300-2404231300-dsw--0-ia5     23-Apr-2024 12:30                2529
ber01-VHDL13_DWPG_231330-2404231330-dsw--0-ia5     23-Apr-2024 13:30                2528
ber01-VHDL13_DWPG_231430-2404231430-dsw--0-ia5     23-Apr-2024 14:30                2528
ber01-VHDL13_DWPG_231500-2404231500-dsw--0-ia5     23-Apr-2024 15:30                2490
ber01-VHDL13_DWPG_231630-2404231630-dsw--0-ia5     23-Apr-2024 16:30                2489
ber01-VHDL13_DWPG_231730-2404231730-dsw--0-ia5     23-Apr-2024 17:30                2489
ber01-VHDL13_DWPG_231800-2404231800-dsw--0-ia5     23-Apr-2024 18:30                2344
ber01-VHDL13_DWPG_231930-2404231930-dsw--0-ia5     23-Apr-2024 19:30                2343
ber01-VHDL13_DWPG_232030-2404232030-dsw--0-ia5     23-Apr-2024 20:30                2343
ber01-VHDL13_DWPG_240030-2404240030-dsw--0-ia5     24-Apr-2024 00:30                2357
ber01-VHDL13_DWPG_240200-2404240200-dsw--0-ia5     24-Apr-2024 02:30                2358
ber01-VHDL13_DWPG_240400-2404240400-dsw--0-ia5     24-Apr-2024 05:00                2590
ber01-VHDL13_DWPG_240530-2404240530-dsw--0-ia5     24-Apr-2024 05:30                2588
ber01-VHDL13_DWPG_240630-2404240630-dsw--0-ia5     24-Apr-2024 06:30                2588
ber01-VHDL13_DWPG_240730-2404240730-dsw--0-ia5     24-Apr-2024 07:30                2588
ber01-VHDL13_DWPG_240800-2404240800-dsw--0-ia5     24-Apr-2024 08:30                2794
ber01-VHDL13_DWPG_240930-2404240930-dsw--0-ia5     24-Apr-2024 09:30                2793
ber01-VHDL13_DWPG_241030-2404241030-dsw--0-ia5     24-Apr-2024 10:30                2793
ber01-VHDL13_DWPG_241130-2404241130-dsw--0-ia5     24-Apr-2024 11:30                2826
ber01-VHDL13_DWPG_241300-2404241300-dsw--0-ia5     24-Apr-2024 12:30                2836
ber01-VHDL13_DWPG_241330-2404241330-dsw--0-ia5     24-Apr-2024 13:30                2835
ber01-VHDL13_DWPG_241430-2404241430-dsw--0-ia5     24-Apr-2024 14:30                2835
ber01-VHDL13_DWPG_241500-2404241500-dsw--0-ia5     24-Apr-2024 15:30                2793
ber01-VHDL13_DWPG_241630-2404241630-dsw--0-ia5     24-Apr-2024 16:30                2792
ber01-VHDL13_DWPG_241730-2404241730-dsw--0-ia5     24-Apr-2024 17:30                2792
ber01-VHDL13_DWPG_241800-2404241800-dsw--0-ia5     24-Apr-2024 18:30                2427
ber01-VHDL13_DWPG_241930-2404241930-dsw--0-ia5     24-Apr-2024 19:30                2426
ber01-VHDL13_DWPG_242030-2404242030-dsw--0-ia5     24-Apr-2024 20:30                2426
ber01-VHDL13_DWPG_250030-2404250030-dsw--0-ia5     25-Apr-2024 00:30                2434
ber01-VHDL13_DWPG_250200-2404250200-dsw--0-ia5     25-Apr-2024 02:30                2463
ber01-VHDL13_DWPG_250400-2404250400-dsw--0-ia5     25-Apr-2024 05:00                2632
ber01-VHDL13_DWPG_250530-2404250530-dsw--0-ia5     25-Apr-2024 05:30                2630
ber01-VHDL13_DWPG_250630-2404250630-dsw--0-ia5     25-Apr-2024 06:30                2630
ber01-VHDL13_DWPG_250730-2404250730-dsw--0-ia5     25-Apr-2024 07:30                2630
ber01-VHDL13_DWPG_250800-2404250800-dsw--0-ia5     25-Apr-2024 08:30                2779
ber01-VHDL13_DWPH_230930-2404230930-dsw--0-ia5     23-Apr-2024 09:30                2621
ber01-VHDL13_DWPH_231030-2404231030-dsw--0-ia5     23-Apr-2024 10:30                2621
ber01-VHDL13_DWPH_231130-2404231130-dsw--0-ia5     23-Apr-2024 11:30                2825
ber01-VHDL13_DWPH_231300-2404231300-dsw--0-ia5     23-Apr-2024 12:30                2869
ber01-VHDL13_DWPH_231330-2404231330-dsw--0-ia5     23-Apr-2024 13:30                2869
ber01-VHDL13_DWPH_231430-2404231430-dsw--0-ia5     23-Apr-2024 14:30                2869
ber01-VHDL13_DWPH_231500-2404231500-dsw--0-ia5     23-Apr-2024 15:30                2798
ber01-VHDL13_DWPH_231630-2404231630-dsw--0-ia5     23-Apr-2024 16:30                2798
ber01-VHDL13_DWPH_231730-2404231730-dsw--0-ia5     23-Apr-2024 17:30                2798
ber01-VHDL13_DWPH_231800-2404231800-dsw--0-ia5     23-Apr-2024 18:30                2536
ber01-VHDL13_DWPH_231930-2404231930-dsw--0-ia5     23-Apr-2024 19:30                2536
ber01-VHDL13_DWPH_232030-2404232030-dsw--0-ia5     23-Apr-2024 20:30                2536
ber01-VHDL13_DWPH_240030-2404240030-dsw--0-ia5     24-Apr-2024 00:30                2477
ber01-VHDL13_DWPH_240200-2404240200-dsw--0-ia5     24-Apr-2024 02:30                2477
ber01-VHDL13_DWPH_240400-2404240400-dsw--0-ia5     24-Apr-2024 05:00                2767
ber01-VHDL13_DWPH_240530-2404240530-dsw--0-ia5     24-Apr-2024 05:30                2767
ber01-VHDL13_DWPH_240630-2404240630-dsw--0-ia5     24-Apr-2024 06:30                2767
ber01-VHDL13_DWPH_240730-2404240730-dsw--0-ia5     24-Apr-2024 07:30                2767
ber01-VHDL13_DWPH_240800-2404240800-dsw--0-ia5     24-Apr-2024 08:30                2845
ber01-VHDL13_DWPH_240930-2404240930-dsw--0-ia5     24-Apr-2024 09:30                2845
ber01-VHDL13_DWPH_241030-2404241030-dsw--0-ia5     24-Apr-2024 10:30                2845
ber01-VHDL13_DWPH_241130-2404241130-dsw--0-ia5     24-Apr-2024 11:30                2871
ber01-VHDL13_DWPH_241300-2404241300-dsw--0-ia5     24-Apr-2024 12:30                2878
ber01-VHDL13_DWPH_241330-2404241330-dsw--0-ia5     24-Apr-2024 13:30                2878
ber01-VHDL13_DWPH_241430-2404241430-dsw--0-ia5     24-Apr-2024 14:30                2878
ber01-VHDL13_DWPH_241500-2404241500-dsw--0-ia5     24-Apr-2024 15:30                2835
ber01-VHDL13_DWPH_241630-2404241630-dsw--0-ia5     24-Apr-2024 16:30                2835
ber01-VHDL13_DWPH_241730-2404241730-dsw--0-ia5     24-Apr-2024 17:30                2835
ber01-VHDL13_DWPH_241800-2404241800-dsw--0-ia5     24-Apr-2024 18:30                2455
ber01-VHDL13_DWPH_241930-2404241930-dsw--0-ia5     24-Apr-2024 19:30                2455
ber01-VHDL13_DWPH_242030-2404242030-dsw--0-ia5     24-Apr-2024 20:30                2455
ber01-VHDL13_DWPH_250030-2404250030-dsw--0-ia5     25-Apr-2024 00:30                2578
ber01-VHDL13_DWPH_250200-2404250200-dsw--0-ia5     25-Apr-2024 02:30                2498
ber01-VHDL13_DWPH_250400-2404250400-dsw--0-ia5     25-Apr-2024 05:00                2543
ber01-VHDL13_DWPH_250530-2404250530-dsw--0-ia5     25-Apr-2024 05:30                2543
ber01-VHDL13_DWPH_250630-2404250630-dsw--0-ia5     25-Apr-2024 06:30                2543
ber01-VHDL13_DWPH_250730-2404250730-dsw--0-ia5     25-Apr-2024 07:30                2543
ber01-VHDL13_DWPH_250800-2404250800-dsw--0-ia5     25-Apr-2024 08:30                2744
ber01-VHDL13_DWSG_231300-2404231300-dsw--0-ia5     23-Apr-2024 12:30                3933
ber01-VHDL13_DWSG_231800-2404231800-dsw--0-ia5     23-Apr-2024 18:30                3363
ber01-VHDL13_DWSG_240200-2404240200-dsw--0-ia5     24-Apr-2024 02:30                3648
ber01-VHDL13_DWSG_240400-2404240400-dsw--0-ia5     24-Apr-2024 05:00                3790
ber01-VHDL13_DWSG_240800-2404240800-dsw--0-ia5     24-Apr-2024 08:30                3600
ber01-VHDL13_DWSG_241300-2404241300-dsw--0-ia5     24-Apr-2024 12:30                3683
ber01-VHDL13_DWSG_241800-2404241800-dsw--0-ia5     24-Apr-2024 18:30                3101
ber01-VHDL13_DWSG_250200-2404250200-dsw--0-ia5     25-Apr-2024 02:30                3416
ber01-VHDL13_DWSG_250400-2404250400-dsw--0-ia5     25-Apr-2024 05:00                3396
ber01-VHDL13_DWSG_250800-2404250800-dsw--0-ia5     25-Apr-2024 08:30                3396
ber01-VHDL13_DWSN_231300-2404231300-dsw--0-ia5     23-Apr-2024 13:30                2930
ber01-VHDL13_DWSN_231800-2404231800-dsw--0-ia5     23-Apr-2024 18:30                2653
ber01-VHDL13_DWSN_240200-2404240200-dsw--0-ia5     24-Apr-2024 02:30                2499
ber01-VHDL13_DWSN_240400-2404240400-dsw--0-ia5     24-Apr-2024 05:00                2727
ber01-VHDL13_DWSN_240800-2404240800-dsw--0-ia5     24-Apr-2024 08:30                2513
ber01-VHDL13_DWSN_241300-2404241300-dsw--0-ia5     24-Apr-2024 13:30                2434
ber01-VHDL13_DWSN_241800-2404241800-dsw--0-ia5     24-Apr-2024 18:30                1834
ber01-VHDL13_DWSN_250200-2404250200-dsw--0-ia5     25-Apr-2024 02:30                1916
ber01-VHDL13_DWSN_250400-2404250400-dsw--0-ia5     25-Apr-2024 05:00                1944
ber01-VHDL13_DWSN_250800-2404250800-dsw--0-ia5     25-Apr-2024 08:30                1943
ber01-VHDL13_DWSO_231300-2404231300-dsw--0-ia5     23-Apr-2024 13:30                3538
ber01-VHDL13_DWSO_231800-2404231800-dsw--0-ia5     23-Apr-2024 18:30                3324
ber01-VHDL13_DWSO_240200-2404240200-dsw--0-ia5     24-Apr-2024 02:30                3323
ber01-VHDL13_DWSO_240400-2404240400-dsw--0-ia5     24-Apr-2024 05:00                3571
ber01-VHDL13_DWSO_240800-2404240800-dsw--0-ia5     24-Apr-2024 08:30                3397
ber01-VHDL13_DWSO_241300-2404241300-dsw--0-ia5     24-Apr-2024 13:30                3349
ber01-VHDL13_DWSO_241800-2404241800-dsw--0-ia5     24-Apr-2024 18:30                2663
ber01-VHDL13_DWSO_250200-2404250200-dsw--0-ia5     25-Apr-2024 02:30                2653
ber01-VHDL13_DWSO_250400-2404250400-dsw--0-ia5     25-Apr-2024 05:00                2883
ber01-VHDL13_DWSO_250800-2404250800-dsw--0-ia5     25-Apr-2024 08:30                2883
ber01-VHDL13_DWSP_231300-2404231300-dsw--0-ia5     23-Apr-2024 13:30                3357
ber01-VHDL13_DWSP_231800-2404231800-dsw--0-ia5     23-Apr-2024 18:30                3341
ber01-VHDL13_DWSP_231800_COR-2404231800-dsw--0-ia5 23-Apr-2024 19:26                3000
ber01-VHDL13_DWSP_240200-2404240200-dsw--0-ia5     24-Apr-2024 02:30                3266
ber01-VHDL13_DWSP_240400-2404240400-dsw--0-ia5     24-Apr-2024 05:00                3175
ber01-VHDL13_DWSP_240800-2404240800-dsw--0-ia5     24-Apr-2024 08:30                3057
ber01-VHDL13_DWSP_241300-2404241300-dsw--0-ia5     24-Apr-2024 13:30                2998
ber01-VHDL13_DWSP_241800-2404241800-dsw--0-ia5     24-Apr-2024 18:30                2490
ber01-VHDL13_DWSP_250200-2404250200-dsw--0-ia5     25-Apr-2024 02:30                2490
ber01-VHDL13_DWSP_250400-2404250400-dsw--0-ia5     25-Apr-2024 05:00                2868
ber01-VHDL13_DWSP_250800-2404250800-dsw--0-ia5     25-Apr-2024 08:30                2868
ber01-VHDL17_DWOG_231200-2404231200-dsw--0-ia5     23-Apr-2024 10:58                2957
ber01-VHDL17_DWOG_241200-2404241200-dsw--0-ia5     24-Apr-2024 11:19                2718
ber01-VHDL20_DWHG_230800-2404230800-dsw--0-ia5     23-Apr-2024 08:45                3881
ber01-VHDL20_DWHG_231300-2404231300-dsw--0-ia5     23-Apr-2024 13:45                3509
ber01-VHDL20_DWHG_231800-2404231800-dsw--0-ia5     23-Apr-2024 18:45                3206
ber01-VHDL20_DWHG_240200-2404240200-dsw--0-ia5     24-Apr-2024 02:45                3811
ber01-VHDL20_DWHG_240400-2404240400-dsw--0-ia5     24-Apr-2024 05:00                3774
ber01-VHDL20_DWHG_240800-2404240800-dsw--0-ia5     24-Apr-2024 08:45                4203
ber01-VHDL20_DWHG_241300-2404241300-dsw--0-ia5     24-Apr-2024 13:45                3856
ber01-VHDL20_DWHG_241800-2404241800-dsw--0-ia5     24-Apr-2024 18:45                3425
ber01-VHDL20_DWHG_250200-2404250200-dsw--0-ia5     25-Apr-2024 02:45                3511
ber01-VHDL20_DWHG_250400-2404250400-dsw--0-ia5     25-Apr-2024 05:00                3482
ber01-VHDL20_DWHH_230800-2404230800-dsw--0-ia5     23-Apr-2024 08:45                3518
ber01-VHDL20_DWHH_231300-2404231300-dsw--0-ia5     23-Apr-2024 13:45                3167
ber01-VHDL20_DWHH_231800-2404231800-dsw--0-ia5     23-Apr-2024 18:45                2887
ber01-VHDL20_DWHH_240200-2404240200-dsw--0-ia5     24-Apr-2024 02:45                3103
ber01-VHDL20_DWHH_240400-2404240400-dsw--0-ia5     24-Apr-2024 05:00                3134
ber01-VHDL20_DWHH_240800-2404240800-dsw--0-ia5     24-Apr-2024 08:45                3632
ber01-VHDL20_DWHH_241300-2404241300-dsw--0-ia5     24-Apr-2024 13:45                3408
ber01-VHDL20_DWHH_241800-2404241800-dsw--0-ia5     24-Apr-2024 18:45                2991
ber01-VHDL20_DWHH_250200-2404250200-dsw--0-ia5     25-Apr-2024 02:45                3277
ber01-VHDL20_DWHH_250400-2404250400-dsw--0-ia5     25-Apr-2024 05:00                3330
pid-VHDL12_DWHG_240200-2404240200-dsw--0-ia5       24-Apr-2024 02:30                3064
pid-VHDL12_DWHG_240400-2404240400-dsw--0-ia5       24-Apr-2024 05:00                3023
pid-VHDL12_DWHG_250200-2404250200-dsw--0-ia5       25-Apr-2024 02:30                2750
pid-VHDL12_DWHG_250400-2404250400-dsw--0-ia5       25-Apr-2024 05:00                2725
pid-VHDL12_DWHH_240200-2404240200-dsw--0-ia5       24-Apr-2024 02:30                2509
pid-VHDL12_DWHH_240400-2404240400-dsw--0-ia5       24-Apr-2024 05:00                2445
pid-VHDL12_DWHH_250200-2404250200-dsw--0-ia5       25-Apr-2024 02:30                2652
pid-VHDL12_DWHH_250400-2404250400-dsw--0-ia5       25-Apr-2024 05:00                2616
pid-VHDL12_DWMG_231300-2404231300-dsw--0-ia5       23-Apr-2024 12:30                2901
pid-VHDL12_DWMG_231800-2404231800-dsw--0-ia5       23-Apr-2024 18:30                2487
pid-VHDL12_DWMG_240200-2404240200-dsw--0-ia5       24-Apr-2024 02:30                3169
pid-VHDL12_DWMG_240400-2404240400-dsw--0-ia5       24-Apr-2024 05:00                2967
pid-VHDL12_DWMG_240800-2404240800-dsw--0-ia5       24-Apr-2024 08:30                2965
pid-VHDL12_DWMG_241300-2404241300-dsw--0-ia5       24-Apr-2024 12:30                2964
pid-VHDL12_DWMG_241800-2404241800-dsw--0-ia5       24-Apr-2024 18:30                2366
pid-VHDL12_DWMG_250200-2404250200-dsw--0-ia5       25-Apr-2024 02:30                2542
pid-VHDL12_DWMG_250400-2404250400-dsw--0-ia5       25-Apr-2024 05:00                2553
pid-VHDL12_DWMG_250800-2404250800-dsw--0-ia5       25-Apr-2024 08:30                2602
pid-VHDL12_DWSG_240200-2404240200-dsw--0-ia5       24-Apr-2024 02:30                3126
pid-VHDL12_DWSG_250200-2404250200-dsw--0-ia5       25-Apr-2024 02:30                3017
swis2-VHDL20_DWEG_230800-2404230800-dsw--0-ia5     23-Apr-2024 08:45                3329
swis2-VHDL20_DWEG_231300-2404231300-dsw--0-ia5     23-Apr-2024 12:45                3486
swis2-VHDL20_DWEG_231500-2404231500-dsw--0-ia5     23-Apr-2024 15:45                3409
swis2-VHDL20_DWEG_231800-2404231800-dsw--0-ia5     23-Apr-2024 18:45                3233
swis2-VHDL20_DWEG_240200-2404240200-dsw--0-ia5     24-Apr-2024 02:45                3337
swis2-VHDL20_DWEG_240200_COR-2404240200-dsw--0-ia5 24-Apr-2024 01:34                3341
swis2-VHDL20_DWEG_240400-2404240400-dsw--0-ia5     24-Apr-2024 05:15                3383
swis2-VHDL20_DWEG_240800-2404240800-dsw--0-ia5     24-Apr-2024 08:45                3281
swis2-VHDL20_DWEG_241300-2404241300-dsw--0-ia5     24-Apr-2024 12:45                3458
swis2-VHDL20_DWEG_241500-2404241500-dsw--0-ia5     24-Apr-2024 15:45                3423
swis2-VHDL20_DWEG_241800-2404241800-dsw--0-ia5     24-Apr-2024 18:45                3192
swis2-VHDL20_DWEG_250200-2404250200-dsw--0-ia5     25-Apr-2024 02:45                2846
swis2-VHDL20_DWEG_250400-2404250400-dsw--0-ia5     25-Apr-2024 05:15                2847
swis2-VHDL20_DWEH_230800-2404230800-dsw--0-ia5     23-Apr-2024 08:45                3357
swis2-VHDL20_DWEH_231300-2404231300-dsw--0-ia5     23-Apr-2024 12:45                3493
swis2-VHDL20_DWEH_231500-2404231500-dsw--0-ia5     23-Apr-2024 15:45                3407
swis2-VHDL20_DWEH_231800-2404231800-dsw--0-ia5     23-Apr-2024 18:45                3225
swis2-VHDL20_DWEH_240200-2404240200-dsw--0-ia5     24-Apr-2024 02:45                3318
swis2-VHDL20_DWEH_240200_COR-2404240200-dsw--0-ia5 24-Apr-2024 01:34                3322
swis2-VHDL20_DWEH_240400-2404240400-dsw--0-ia5     24-Apr-2024 05:15                3375
swis2-VHDL20_DWEH_240800-2404240800-dsw--0-ia5     24-Apr-2024 08:45                3271
swis2-VHDL20_DWEH_241300-2404241300-dsw--0-ia5     24-Apr-2024 12:45                3417
swis2-VHDL20_DWEH_241500-2404241500-dsw--0-ia5     24-Apr-2024 15:45                3346
swis2-VHDL20_DWEH_241800-2404241800-dsw--0-ia5     24-Apr-2024 18:45                2991
swis2-VHDL20_DWEH_250200-2404250200-dsw--0-ia5     25-Apr-2024 02:45                2809
swis2-VHDL20_DWEH_250400-2404250400-dsw--0-ia5     25-Apr-2024 05:15                2778
swis2-VHDL20_DWEI_230800-2404230800-dsw--0-ia5     23-Apr-2024 08:45                3333
swis2-VHDL20_DWEI_231300-2404231300-dsw--0-ia5     23-Apr-2024 12:45                3438
swis2-VHDL20_DWEI_231500-2404231500-dsw--0-ia5     23-Apr-2024 15:45                3459
swis2-VHDL20_DWEI_231800-2404231800-dsw--0-ia5     23-Apr-2024 18:45                3287
swis2-VHDL20_DWEI_240200-2404240200-dsw--0-ia5     24-Apr-2024 02:45                3288
swis2-VHDL20_DWEI_240200_COR-2404240200-dsw--0-ia5 24-Apr-2024 01:34                3292
swis2-VHDL20_DWEI_240400-2404240400-dsw--0-ia5     24-Apr-2024 05:15                3264
swis2-VHDL20_DWEI_240800-2404240800-dsw--0-ia5     24-Apr-2024 08:45                3178
swis2-VHDL20_DWEI_241300-2404241300-dsw--0-ia5     24-Apr-2024 12:45                3174
swis2-VHDL20_DWEI_241500-2404241500-dsw--0-ia5     24-Apr-2024 15:45                3012
swis2-VHDL20_DWEI_241800-2404241800-dsw--0-ia5     24-Apr-2024 18:45                2639
swis2-VHDL20_DWEI_250200-2404250200-dsw--0-ia5     25-Apr-2024 02:45                2573
swis2-VHDL20_DWEI_250400-2404250400-dsw--0-ia5     25-Apr-2024 05:15                2535
swis2-VHDL20_DWHG_230800-2404230800-dsw--0-ia5     23-Apr-2024 08:45                3881
swis2-VHDL20_DWHG_231300-2404231300-dsw--0-ia5     23-Apr-2024 13:45                3509
swis2-VHDL20_DWHG_231800-2404231800-dsw--0-ia5     23-Apr-2024 18:45                3206
swis2-VHDL20_DWHG_240200-2404240200-dsw--0-ia5     24-Apr-2024 02:45                3811
swis2-VHDL20_DWHG_240400-2404240400-dsw--0-ia5     24-Apr-2024 05:00                3774
swis2-VHDL20_DWHG_240800-2404240800-dsw--0-ia5     24-Apr-2024 08:45                4203
swis2-VHDL20_DWHG_241300-2404241300-dsw--0-ia5     24-Apr-2024 13:45                3856
swis2-VHDL20_DWHG_241800-2404241800-dsw--0-ia5     24-Apr-2024 18:45                3425
swis2-VHDL20_DWHG_250200-2404250200-dsw--0-ia5     25-Apr-2024 02:45                3511
swis2-VHDL20_DWHG_250400-2404250400-dsw--0-ia5     25-Apr-2024 05:00                3482
swis2-VHDL20_DWHH_230800-2404230800-dsw--0-ia5     23-Apr-2024 08:45                3518
swis2-VHDL20_DWHH_231300-2404231300-dsw--0-ia5     23-Apr-2024 13:45                3167
swis2-VHDL20_DWHH_231800-2404231800-dsw--0-ia5     23-Apr-2024 18:45                2887
swis2-VHDL20_DWHH_240200-2404240200-dsw--0-ia5     24-Apr-2024 02:45                3103
swis2-VHDL20_DWHH_240400-2404240400-dsw--0-ia5     24-Apr-2024 05:00                3134
swis2-VHDL20_DWHH_240800-2404240800-dsw--0-ia5     24-Apr-2024 08:45                3632
swis2-VHDL20_DWHH_241300-2404241300-dsw--0-ia5     24-Apr-2024 13:45                3408
swis2-VHDL20_DWHH_241800-2404241800-dsw--0-ia5     24-Apr-2024 18:45                2991
swis2-VHDL20_DWHH_250200-2404250200-dsw--0-ia5     25-Apr-2024 02:45                3277
swis2-VHDL20_DWHH_250400-2404250400-dsw--0-ia5     25-Apr-2024 05:00                3330
swis2-VHDL20_DWLG_230800-2404230800-dsw--0-ia5     23-Apr-2024 08:45                2470
swis2-VHDL20_DWLG_231300-2404231300-dsw--0-ia5     23-Apr-2024 12:45                2458
swis2-VHDL20_DWLG_231800-2404231800-dsw--0-ia5     23-Apr-2024 18:45                2283
swis2-VHDL20_DWLG_240200-2404240200-dsw--0-ia5     24-Apr-2024 02:45                2330
swis2-VHDL20_DWLG_240400-2404240400-dsw--0-ia5     24-Apr-2024 05:00                2384
swis2-VHDL20_DWLG_240800-2404240800-dsw--0-ia5     24-Apr-2024 08:45                2483
swis2-VHDL20_DWLG_241300-2404241300-dsw--0-ia5     24-Apr-2024 12:45                2477
swis2-VHDL20_DWLG_241800-2404241800-dsw--0-ia5     24-Apr-2024 18:45                2235
swis2-VHDL20_DWLG_250200-2404250200-dsw--0-ia5     25-Apr-2024 02:45                2535
swis2-VHDL20_DWLG_250400-2404250400-dsw--0-ia5     25-Apr-2024 05:00                2383
swis2-VHDL20_DWLH_230800-2404230800-dsw--0-ia5     23-Apr-2024 08:45                2511
swis2-VHDL20_DWLH_231300-2404231300-dsw--0-ia5     23-Apr-2024 12:45                2516
swis2-VHDL20_DWLH_231800-2404231800-dsw--0-ia5     23-Apr-2024 18:45                2405
swis2-VHDL20_DWLH_240200-2404240200-dsw--0-ia5     24-Apr-2024 02:45                2409
swis2-VHDL20_DWLH_240400-2404240400-dsw--0-ia5     24-Apr-2024 05:00                2414
swis2-VHDL20_DWLH_240800-2404240800-dsw--0-ia5     24-Apr-2024 08:45                2436
swis2-VHDL20_DWLH_241300-2404241300-dsw--0-ia5     24-Apr-2024 12:45                2414
swis2-VHDL20_DWLH_241800-2404241800-dsw--0-ia5     24-Apr-2024 18:45                2154
swis2-VHDL20_DWLH_250200-2404250200-dsw--0-ia5     25-Apr-2024 02:45                2516
swis2-VHDL20_DWLH_250400-2404250400-dsw--0-ia5     25-Apr-2024 05:00                2544
swis2-VHDL20_DWLI_230800-2404230800-dsw--0-ia5     23-Apr-2024 08:45                2609
swis2-VHDL20_DWLI_231300-2404231300-dsw--0-ia5     23-Apr-2024 12:45                2574
swis2-VHDL20_DWLI_231800-2404231800-dsw--0-ia5     23-Apr-2024 18:45                2499
swis2-VHDL20_DWLI_240200-2404240200-dsw--0-ia5     24-Apr-2024 02:45                2500
swis2-VHDL20_DWLI_240400-2404240400-dsw--0-ia5     24-Apr-2024 05:00                2507
swis2-VHDL20_DWLI_240800-2404240800-dsw--0-ia5     24-Apr-2024 08:45                2547
swis2-VHDL20_DWLI_241300-2404241300-dsw--0-ia5     24-Apr-2024 12:45                2531
swis2-VHDL20_DWLI_241800-2404241800-dsw--0-ia5     24-Apr-2024 18:45                2200
swis2-VHDL20_DWLI_250200-2404250200-dsw--0-ia5     25-Apr-2024 02:45                2560
swis2-VHDL20_DWLI_250400-2404250400-dsw--0-ia5     25-Apr-2024 05:00                2417
swis2-VHDL20_DWMG_230800-2404230800-dsw--0-ia5     23-Apr-2024 08:45                3357
swis2-VHDL20_DWMG_231300-2404231300-dsw--0-ia5     23-Apr-2024 12:45                3657
swis2-VHDL20_DWMG_231800-2404231800-dsw--0-ia5     23-Apr-2024 18:45                3241
swis2-VHDL20_DWMG_240200-2404240200-dsw--0-ia5     24-Apr-2024 02:45                3839
swis2-VHDL20_DWMG_240400-2404240400-dsw--0-ia5     24-Apr-2024 05:00                3644
swis2-VHDL20_DWMG_240800-2404240800-dsw--0-ia5     24-Apr-2024 08:45                3586
swis2-VHDL20_DWMG_241300-2404241300-dsw--0-ia5     24-Apr-2024 12:45                3586
swis2-VHDL20_DWMG_241800-2404241800-dsw--0-ia5     24-Apr-2024 18:45                3015
swis2-VHDL20_DWMG_250200-2404250200-dsw--0-ia5     25-Apr-2024 02:45                3185
swis2-VHDL20_DWMG_250400-2404250400-dsw--0-ia5     25-Apr-2024 05:00                3195
swis2-VHDL20_DWMO_230800-2404230800-dsw--0-ia5     23-Apr-2024 08:45                3286
swis2-VHDL20_DWMO_231300-2404231300-dsw--0-ia5     23-Apr-2024 12:45                3348
swis2-VHDL20_DWMO_231800-2404231800-dsw--0-ia5     23-Apr-2024 18:45                2850
swis2-VHDL20_DWMO_240200-2404240200-dsw--0-ia5     24-Apr-2024 02:45                3238
swis2-VHDL20_DWMO_240400-2404240400-dsw--0-ia5     24-Apr-2024 05:00                3127
swis2-VHDL20_DWMO_240800-2404240800-dsw--0-ia5     24-Apr-2024 08:45                3456
swis2-VHDL20_DWMO_241300-2404241300-dsw--0-ia5     24-Apr-2024 12:45                3455
swis2-VHDL20_DWMO_241800-2404241800-dsw--0-ia5     24-Apr-2024 18:45                3023
swis2-VHDL20_DWMO_250200-2404250200-dsw--0-ia5     25-Apr-2024 02:45                3288
swis2-VHDL20_DWMO_250400-2404250400-dsw--0-ia5     25-Apr-2024 05:00                3299
swis2-VHDL20_DWMP_230800-2404230800-dsw--0-ia5     23-Apr-2024 08:45                3148
swis2-VHDL20_DWMP_231300-2404231300-dsw--0-ia5     23-Apr-2024 13:45                3164
swis2-VHDL20_DWMP_231800-2404231800-dsw--0-ia5     23-Apr-2024 18:45                3114
swis2-VHDL20_DWMP_240200-2404240200-dsw--0-ia5     24-Apr-2024 02:45                3730
swis2-VHDL20_DWMP_240400-2404240400-dsw--0-ia5     24-Apr-2024 05:00                3521
swis2-VHDL20_DWMP_240800-2404240800-dsw--0-ia5     24-Apr-2024 08:45                3640
swis2-VHDL20_DWMP_241300-2404241300-dsw--0-ia5     24-Apr-2024 13:45                3174
swis2-VHDL20_DWMP_241800-2404241800-dsw--0-ia5     24-Apr-2024 18:45                3075
swis2-VHDL20_DWMP_250200-2404250200-dsw--0-ia5     25-Apr-2024 02:45                3178
swis2-VHDL20_DWMP_250400-2404250400-dsw--0-ia5     25-Apr-2024 05:00                3189
swis2-VHDL20_DWPG_231300-2404231300-dsw--0-ia5     23-Apr-2024 12:30                2724
swis2-VHDL20_DWPG_231500-2404231500-dsw--0-ia5     23-Apr-2024 15:30                2685
swis2-VHDL20_DWPG_231800-2404231800-dsw--0-ia5     23-Apr-2024 18:30                2540
swis2-VHDL20_DWPG_240200-2404240200-dsw--0-ia5     24-Apr-2024 02:30                2554
swis2-VHDL20_DWPG_240400-2404240400-dsw--0-ia5     24-Apr-2024 05:00                2784
swis2-VHDL20_DWPG_240800-2404240800-dsw--0-ia5     24-Apr-2024 08:30                2990
swis2-VHDL20_DWPG_241300-2404241300-dsw--0-ia5     24-Apr-2024 12:30                3031
swis2-VHDL20_DWPG_241500-2404241500-dsw--0-ia5     24-Apr-2024 15:30                2988
swis2-VHDL20_DWPG_241800-2404241800-dsw--0-ia5     24-Apr-2024 18:30                2623
swis2-VHDL20_DWPG_250200-2404250200-dsw--0-ia5     25-Apr-2024 02:30                2659
swis2-VHDL20_DWPG_250400-2404250400-dsw--0-ia5     25-Apr-2024 05:00                2826
swis2-VHDL20_DWPG_250800-2404250800-dsw--0-ia5     25-Apr-2024 08:30                2975
swis2-VHDL20_DWPH_231300-2404231300-dsw--0-ia5     23-Apr-2024 12:30                3065
swis2-VHDL20_DWPH_231500-2404231500-dsw--0-ia5     23-Apr-2024 15:30                2994
swis2-VHDL20_DWPH_231800-2404231800-dsw--0-ia5     23-Apr-2024 18:30                2732
swis2-VHDL20_DWPH_240200-2404240200-dsw--0-ia5     24-Apr-2024 02:30                2673
swis2-VHDL20_DWPH_240400-2404240400-dsw--0-ia5     24-Apr-2024 05:00                2963
swis2-VHDL20_DWPH_240800-2404240800-dsw--0-ia5     24-Apr-2024 08:30                3041
swis2-VHDL20_DWPH_241300-2404241300-dsw--0-ia5     24-Apr-2024 12:30                3074
swis2-VHDL20_DWPH_241500-2404241500-dsw--0-ia5     24-Apr-2024 15:30                3031
swis2-VHDL20_DWPH_241800-2404241800-dsw--0-ia5     24-Apr-2024 18:30                2651
swis2-VHDL20_DWPH_250200-2404250200-dsw--0-ia5     25-Apr-2024 02:30                2694
swis2-VHDL20_DWPH_250400-2404250400-dsw--0-ia5     25-Apr-2024 05:00                2739
swis2-VHDL20_DWPH_250800-2404250800-dsw--0-ia5     25-Apr-2024 08:30                2940
swis2-VHDL20_DWSG_230800-2404230800-dsw--0-ia5     23-Apr-2024 08:45                4148
swis2-VHDL20_DWSG_231300-2404231300-dsw--0-ia5     23-Apr-2024 13:45                4165
swis2-VHDL20_DWSG_231800-2404231800-dsw--0-ia5     23-Apr-2024 18:45                3542
swis2-VHDL20_DWSG_240200-2404240200-dsw--0-ia5     24-Apr-2024 02:45                3907
swis2-VHDL20_DWSG_240400-2404240400-dsw--0-ia5     24-Apr-2024 05:15                4021
swis2-VHDL20_DWSG_240800-2404240800-dsw--0-ia5     24-Apr-2024 08:45                3830
swis2-VHDL20_DWSG_241300-2404241300-dsw--0-ia5     24-Apr-2024 13:45                3915
swis2-VHDL20_DWSG_241800-2404241800-dsw--0-ia5     24-Apr-2024 18:45                3333
swis2-VHDL20_DWSG_250200-2404250200-dsw--0-ia5     25-Apr-2024 02:45                3650
swis2-VHDL20_DWSG_250400-2404250400-dsw--0-ia5     25-Apr-2024 05:15                3627
wst04-VHDL20_DWEG_230800-2404230800-omedes--0.pdf  23-Apr-2024 08:45              263035
wst04-VHDL20_DWEG_231300-2404231300-omedes--0.pdf  23-Apr-2024 12:45              257993
wst04-VHDL20_DWEG_231500-2404231500-omedes--0.pdf  23-Apr-2024 15:45              257541
wst04-VHDL20_DWEG_231800-2404231800-omedes--0.pdf  23-Apr-2024 18:45              257400
wst04-VHDL20_DWEG_240200-2404240200-omedes--0.pdf  24-Apr-2024 02:45              256939
wst04-VHDL20_DWEG_240200_COR-2404240200-omedes-..> 24-Apr-2024 01:34              256939
wst04-VHDL20_DWEG_240400-2404240400-omedes--0.pdf  24-Apr-2024 05:15              257609
wst04-VHDL20_DWEG_240800-2404240800-omedes--0.pdf  24-Apr-2024 08:45              257544
wst04-VHDL20_DWEG_241300-2404241300-omedes--0.pdf  24-Apr-2024 12:45              261471
wst04-VHDL20_DWEG_241500-2404241500-omedes--0.pdf  24-Apr-2024 15:45              261047
wst04-VHDL20_DWEG_241800-2404241800-omedes--0.pdf  24-Apr-2024 18:45              260389
wst04-VHDL20_DWEG_250200-2404250200-omedes--0.pdf  25-Apr-2024 02:45              260428
wst04-VHDL20_DWEG_250400-2404250400-omedes--0.pdf  25-Apr-2024 05:15              260727
wst04-VHDL20_DWEH_230800-2404230800-omedes--0.pdf  23-Apr-2024 08:45              258447
wst04-VHDL20_DWEH_231300-2404231300-omedes--0.pdf  23-Apr-2024 12:45              262181
wst04-VHDL20_DWEH_231500-2404231500-omedes--0.pdf  23-Apr-2024 15:45              262176
wst04-VHDL20_DWEH_231800-2404231800-omedes--0.pdf  23-Apr-2024 18:45              261933
wst04-VHDL20_DWEH_240200-2404240200-omedes--0.pdf  24-Apr-2024 02:45              262710
wst04-VHDL20_DWEH_240200_COR-2404240200-omedes-..> 24-Apr-2024 01:34              262710
wst04-VHDL20_DWEH_240400-2404240400-omedes--0.pdf  24-Apr-2024 05:15              262178
wst04-VHDL20_DWEH_240800-2404240800-omedes--0.pdf  24-Apr-2024 08:45              262099
wst04-VHDL20_DWEH_241300-2404241300-omedes--0.pdf  24-Apr-2024 12:45              262284
wst04-VHDL20_DWEH_241500-2404241500-omedes--0.pdf  24-Apr-2024 15:45              261753
wst04-VHDL20_DWEH_241800-2404241800-omedes--0.pdf  24-Apr-2024 18:45              261356
wst04-VHDL20_DWEH_250200-2404250200-omedes--0.pdf  25-Apr-2024 02:45              261785
wst04-VHDL20_DWEH_250400-2404250400-omedes--0.pdf  25-Apr-2024 05:15              261450
wst04-VHDL20_DWEI_230800-2404230800-omedes--0.pdf  23-Apr-2024 08:45              360443
wst04-VHDL20_DWEI_231300-2404231300-omedes--0.pdf  23-Apr-2024 12:45              358520
wst04-VHDL20_DWEI_231500-2404231500-omedes--0.pdf  23-Apr-2024 15:45              358535
wst04-VHDL20_DWEI_231800-2404231800-omedes--0.pdf  23-Apr-2024 18:45              358431
wst04-VHDL20_DWEI_240200-2404240200-omedes--0.pdf  24-Apr-2024 02:45              358922
wst04-VHDL20_DWEI_240200_COR-2404240200-omedes-..> 24-Apr-2024 01:34              358922
wst04-VHDL20_DWEI_240400-2404240400-omedes--0.pdf  24-Apr-2024 05:15              358499
wst04-VHDL20_DWEI_240800-2404240800-omedes--0.pdf  24-Apr-2024 08:45              358505
wst04-VHDL20_DWEI_241300-2404241300-omedes--0.pdf  24-Apr-2024 12:45              362296
wst04-VHDL20_DWEI_241500-2404241500-omedes--0.pdf  24-Apr-2024 15:45              361666
wst04-VHDL20_DWEI_241800-2404241800-omedes--0.pdf  24-Apr-2024 18:45              361114
wst04-VHDL20_DWEI_250200-2404250200-omedes--0.pdf  25-Apr-2024 02:45              361905
wst04-VHDL20_DWEI_250400-2404250400-omedes--0.pdf  25-Apr-2024 05:15              361228
wst04-VHDL20_DWHG_230800-2404230800-zblks888--0..> 23-Apr-2024 08:45              359660
wst04-VHDL20_DWHG_231300-2404231300-oflxs888--0..> 23-Apr-2024 13:45              363857
wst04-VHDL20_DWHG_231800-2404231800-oflxs888--0..> 23-Apr-2024 18:45              362731
wst04-VHDL20_DWHG_240200-2404240200-oflxs888--0..> 24-Apr-2024 02:45              363832
wst04-VHDL20_DWHG_240400-2404240400-oflxs888--0..> 24-Apr-2024 05:00              363914
wst04-VHDL20_DWHG_240800-2404240800-oflxs888--0..> 24-Apr-2024 08:45              368700
wst04-VHDL20_DWHG_241300-2404241300-oflxs888--0..> 24-Apr-2024 13:45              367713
wst04-VHDL20_DWHG_241800-2404241800-oflxs888--0..> 24-Apr-2024 18:45              367112
wst04-VHDL20_DWHG_250200-2404250200-oflxs888--0..> 25-Apr-2024 02:45              367182
wst04-VHDL20_DWHG_250400-2404250400-oflxs888--0..> 25-Apr-2024 05:00              366707
wst04-VHDL20_DWHH_230800-2404230800-zblks888--0..> 23-Apr-2024 08:45              350192
wst04-VHDL20_DWHH_231300-2404231300-oflxs888--0..> 23-Apr-2024 13:45              345362
wst04-VHDL20_DWHH_231800-2404231800-oflxs888--0..> 23-Apr-2024 18:45              344709
wst04-VHDL20_DWHH_240200-2404240200-oflxs888--0..> 24-Apr-2024 02:45              345179
wst04-VHDL20_DWHH_240400-2404240400-oflxs888--0..> 24-Apr-2024 05:00              345161
wst04-VHDL20_DWHH_240800-2404240800-oflxs888--0..> 24-Apr-2024 08:45              348929
wst04-VHDL20_DWHH_241300-2404241300-oflxs888--0..> 24-Apr-2024 13:45              352745
wst04-VHDL20_DWHH_241800-2404241800-oflxs888--0..> 24-Apr-2024 18:45              352484
wst04-VHDL20_DWHH_250200-2404250200-oflxs888--0..> 25-Apr-2024 02:45              352884
wst04-VHDL20_DWHH_250400-2404250400-oflxs888--0..> 25-Apr-2024 05:00              352579
wst04-VHDL20_DWLG_230800-2404230800-omedes--0.pdf  23-Apr-2024 08:40              340620
wst04-VHDL20_DWLG_231300-2404231300-omedes--0.pdf  23-Apr-2024 12:40              344808
wst04-VHDL20_DWLG_231800-2404231800-omedes--0.pdf  23-Apr-2024 18:40              344098
wst04-VHDL20_DWLG_240200-2404240200-omedes--0.pdf  24-Apr-2024 02:40              345530
wst04-VHDL20_DWLG_240400-2404240400-omedes--0.pdf  24-Apr-2024 04:59              345097
wst04-VHDL20_DWLG_240800-2404240800-omedes--0.pdf  24-Apr-2024 08:40              345682
wst04-VHDL20_DWLG_241300-2404241300-omedes--0.pdf  24-Apr-2024 12:40              350872
wst04-VHDL20_DWLG_241800-2404241800-omedes--0.pdf  24-Apr-2024 18:40              351193
wst04-VHDL20_DWLG_250200-2404250200-omedes--0.pdf  25-Apr-2024 02:40              352108
wst04-VHDL20_DWLG_250400-2404250400-omedes--0.pdf  25-Apr-2024 04:59              351044
wst04-VHDL20_DWLH_230800-2404230800-omedes--0.pdf  23-Apr-2024 08:40              350591
wst04-VHDL20_DWLH_231300-2404231300-omedes--0.pdf  23-Apr-2024 12:40              354896
wst04-VHDL20_DWLH_231800-2404231800-omedes--0.pdf  23-Apr-2024 18:40              354044
wst04-VHDL20_DWLH_240200-2404240200-omedes--0.pdf  24-Apr-2024 02:40              355892
wst04-VHDL20_DWLH_240400-2404240400-omedes--0.pdf  24-Apr-2024 04:59              356273
wst04-VHDL20_DWLH_240800-2404240800-omedes--0.pdf  24-Apr-2024 08:40              356506
wst04-VHDL20_DWLH_241300-2404241300-omedes--0.pdf  24-Apr-2024 12:40              351327
wst04-VHDL20_DWLH_241800-2404241800-omedes--0.pdf  24-Apr-2024 18:40              351144
wst04-VHDL20_DWLH_250200-2404250200-omedes--0.pdf  25-Apr-2024 02:40              351646
wst04-VHDL20_DWLH_250400-2404250400-omedes--0.pdf  25-Apr-2024 04:59              351309
wst04-VHDL20_DWLI_230800-2404230800-omedes--0.pdf  23-Apr-2024 08:40              343632
wst04-VHDL20_DWLI_231300-2404231300-omedes--0.pdf  23-Apr-2024 12:40              349796
wst04-VHDL20_DWLI_231800-2404231800-omedes--0.pdf  23-Apr-2024 18:40              349186
wst04-VHDL20_DWLI_240200-2404240200-omedes--0.pdf  24-Apr-2024 02:40              350511
wst04-VHDL20_DWLI_240400-2404240400-omedes--0.pdf  24-Apr-2024 04:59              350462
wst04-VHDL20_DWLI_240800-2404240800-omedes--0.pdf  24-Apr-2024 08:40              350731
wst04-VHDL20_DWLI_241300-2404241300-omedes--0.pdf  24-Apr-2024 12:40              355796
wst04-VHDL20_DWLI_241800-2404241800-omedes--0.pdf  24-Apr-2024 18:40              355598
wst04-VHDL20_DWLI_250200-2404250200-omedes--0.pdf  25-Apr-2024 02:40              356490
wst04-VHDL20_DWLI_250400-2404250400-omedes--0.pdf  25-Apr-2024 04:59              355480
wst04-VHDL20_DWMG_230800-2404230800-omedes--0.pdf  23-Apr-2024 08:45              540943
wst04-VHDL20_DWMG_231300-2404231300-omedes--0.pdf  23-Apr-2024 12:45              545043
wst04-VHDL20_DWMG_231800-2404231800-omedes--0.pdf  23-Apr-2024 18:45              544677
wst04-VHDL20_DWMG_240200-2404240200-omedes--0.pdf  24-Apr-2024 02:45              547060
wst04-VHDL20_DWMG_240400-2404240400-omedes--0.pdf  24-Apr-2024 05:00              546326
wst04-VHDL20_DWMG_240800-2404240800-omedes--0.pdf  24-Apr-2024 08:45              546489
wst04-VHDL20_DWMG_241300-2404241300-omedes--0.pdf  24-Apr-2024 12:45              553544
wst04-VHDL20_DWMG_241800-2404241800-omedes--0.pdf  24-Apr-2024 18:45              551608
wst04-VHDL20_DWMG_250200-2404250200-omedes--0.pdf  25-Apr-2024 02:45              552379
wst04-VHDL20_DWMG_250400-2404250400-omedes--0.pdf  25-Apr-2024 05:00              551781
wst04-VHDL20_DWMO_230800-2404230800-omedes--0.pdf  23-Apr-2024 08:45              448323
wst04-VHDL20_DWMO_231300-2404231300-omedes--0.pdf  23-Apr-2024 12:45              448558
wst04-VHDL20_DWMO_231800-2404231800-omedes--0.pdf  23-Apr-2024 18:45              446890
wst04-VHDL20_DWMO_240200-2404240200-omedes--0.pdf  24-Apr-2024 02:45              448070
wst04-VHDL20_DWMO_240400-2404240400-omedes--0.pdf  24-Apr-2024 05:00              448517
wst04-VHDL20_DWMO_240800-2404240800-omedes--0.pdf  24-Apr-2024 08:45              450107
wst04-VHDL20_DWMO_241300-2404241300-omedes--0.pdf  24-Apr-2024 12:45              453732
wst04-VHDL20_DWMO_241800-2404241800-omedes--0.pdf  24-Apr-2024 18:45              451894
wst04-VHDL20_DWMO_250200-2404250200-omedes--0.pdf  25-Apr-2024 02:45              452864
wst04-VHDL20_DWMO_250400-2404250400-omedes--0.pdf  25-Apr-2024 05:00              453366
wst04-VHDL20_DWMP_230800-2404230800-omedes--0.pdf  23-Apr-2024 08:45              537603
wst04-VHDL20_DWMP_231300-2404231300-omedes--0.pdf  23-Apr-2024 12:45              540461
wst04-VHDL20_DWMP_231800-2404231800-omedes--0.pdf  23-Apr-2024 18:45              539196
wst04-VHDL20_DWMP_240200-2404240200-omedes--0.pdf  24-Apr-2024 02:45              540409
wst04-VHDL20_DWMP_240400-2404240400-omedes--0.pdf  24-Apr-2024 05:00              540797
wst04-VHDL20_DWMP_240800-2404240800-omedes--0.pdf  24-Apr-2024 08:45              543283
wst04-VHDL20_DWMP_241300-2404241300-omedes--0.pdf  24-Apr-2024 13:16              554312
wst04-VHDL20_DWMP_241800-2404241800-omedes--0.pdf  24-Apr-2024 18:45              550962
wst04-VHDL20_DWMP_250200-2404250200-omedes--0.pdf  25-Apr-2024 02:45              550671
wst04-VHDL20_DWMP_250400-2404250400-omedes--0.pdf  25-Apr-2024 05:00              551015
wst04-VHDL20_DWPG_231300-2404231300-oflxs892--0..> 23-Apr-2024 12:30              355855
wst04-VHDL20_DWPG_231500-2404231500-oflxs892--0..> 23-Apr-2024 15:30              355298
wst04-VHDL20_DWPG_231800-2404231800-oflxs892--0..> 23-Apr-2024 18:30              355233
wst04-VHDL20_DWPG_240200-2404240200-oflxs892--0..> 24-Apr-2024 02:30              355251
wst04-VHDL20_DWPG_240400-2404240400-oflxs892--0..> 24-Apr-2024 05:00              354987
wst04-VHDL20_DWPG_240800-2404240800-oflxs892--0..> 24-Apr-2024 08:30              399653
wst04-VHDL20_DWPG_241300-2404241300-oflxs892--0..> 24-Apr-2024 12:30              363785
wst04-VHDL20_DWPG_241500-2404241500-oflxs892--0..> 24-Apr-2024 15:30              363797
wst04-VHDL20_DWPG_241800-2404241800-oflxs892--0..> 24-Apr-2024 18:30              363563
wst04-VHDL20_DWPG_250200-2404250200-oflxs892--0..> 25-Apr-2024 02:30              364091
wst04-VHDL20_DWPG_250400-2404250400-oflxs892--0..> 25-Apr-2024 05:00              363974
wst04-VHDL20_DWPG_250800-2404250800-oflxs892--0..> 25-Apr-2024 08:30              409152
wst04-VHDL20_DWPH_231300-2404231300-oflxs892--0..> 23-Apr-2024 12:30              262807
wst04-VHDL20_DWPH_231500-2404231500-oflxs892--0..> 23-Apr-2024 15:30              261926
wst04-VHDL20_DWPH_231800-2404231800-oflxs892--0..> 23-Apr-2024 18:30              306037
wst04-VHDL20_DWPH_240200-2404240200-oflxs892--0..> 24-Apr-2024 02:30              261395
wst04-VHDL20_DWPH_240400-2404240400-oflxs892--0..> 24-Apr-2024 05:00              261151
wst04-VHDL20_DWPH_240800-2404240800-oflxs892--0..> 24-Apr-2024 08:30              305768
wst04-VHDL20_DWPH_241300-2404241300-oflxs892--0..> 24-Apr-2024 12:30              265777
wst04-VHDL20_DWPH_241500-2404241500-oflxs892--0..> 24-Apr-2024 15:30              265748
wst04-VHDL20_DWPH_241800-2404241800-oflxs892--0..> 24-Apr-2024 18:30              310089
wst04-VHDL20_DWPH_250200-2404250200-oflxs892--0..> 25-Apr-2024 02:30              265933
wst04-VHDL20_DWPH_250400-2404250400-oflxs892--0..> 25-Apr-2024 05:00              265838
wst04-VHDL20_DWPH_250800-2404250800-oflxs892--0..> 25-Apr-2024 08:30              311023
wst04-VHDL20_DWSG_230800-2404230800-omedes--0.pdf  23-Apr-2024 08:45              358058
wst04-VHDL20_DWSG_231300-2404231300-omedes--0.pdf  23-Apr-2024 13:45              364376
wst04-VHDL20_DWSG_231800-2404231800-omedes--0.pdf  23-Apr-2024 18:45              362534
wst04-VHDL20_DWSG_240200-2404240200-omedes--0.pdf  24-Apr-2024 02:45              363968
wst04-VHDL20_DWSG_240400-2404240400-omedes--0.pdf  24-Apr-2024 05:15              363846
wst04-VHDL20_DWSG_240800-2404240800-omedes--0.pdf  24-Apr-2024 08:45              363664
wst04-VHDL20_DWSG_241300-2404241300-omedes--0.pdf  24-Apr-2024 13:45              368803
wst04-VHDL20_DWSG_241800-2404241800-omedes--0.pdf  24-Apr-2024 18:45              367909
wst04-VHDL20_DWSG_250200-2404250200-omedes--0.pdf  25-Apr-2024 02:45              367747
wst04-VHDL20_DWSG_250400-2404250400-omedes--0.pdf  25-Apr-2024 05:15              367729