Index of /weather/text_forecasts/txt/
../
FPDL13_DWMZ_130600 13-Jan-2025 15:39 4462
FPDL13_DWMZ_140600 14-Jan-2025 13:37 5478
SXDL31_DWAV_131800 13-Jan-2025 17:59 8504
SXDL31_DWAV_140800 14-Jan-2025 08:04 14407
SXDL31_DWAV_141800 14-Jan-2025 17:02 6422
SXDL31_DWAV_150800 15-Jan-2025 08:16 6801
SXDL31_DWAV_LATEST 15-Jan-2025 08:16 6801
SXDL33_DWAV_140000 14-Jan-2025 10:45 4892
SXDL33_DWAV_150000 15-Jan-2025 09:33 6858
SXDL33_DWAV_LATEST 15-Jan-2025 09:33 6858
ber01-FWDL39_DWMS_131230-2501131230-dsw--0-ia5 13-Jan-2025 11:11 1200
ber01-FWDL39_DWMS_141230-2501141230-dsw--0-ia5 14-Jan-2025 13:07 1391
ber01-VHDL13_DWEH_131800-2501131800-dsw--0-ia5 13-Jan-2025 19:28 2873
ber01-VHDL13_DWEH_140200-2501140200-dsw--0-ia5 14-Jan-2025 03:28 2980
ber01-VHDL13_DWEH_140400-2501140400-dsw--0-ia5 14-Jan-2025 05:58 3137
ber01-VHDL13_DWEH_140800-2501140800-dsw--0-ia5 14-Jan-2025 09:28 3033
ber01-VHDL13_DWEH_141800-2501141800-dsw--0-ia5 14-Jan-2025 19:28 3010
ber01-VHDL13_DWEH_150200-2501150200-dsw--0-ia5 15-Jan-2025 03:28 3161
ber01-VHDL13_DWEH_150400-2501150400-dsw--0-ia5 15-Jan-2025 05:58 3262
ber01-VHDL13_DWEH_150800-2501150800-dsw--0-ia5 15-Jan-2025 09:28 2830
ber01-VHDL13_DWHG_131800-2501131800-dsw--0-ia5 13-Jan-2025 19:30 2967
ber01-VHDL13_DWHG_140200-2501140200-dsw--0-ia5 14-Jan-2025 03:30 3706
ber01-VHDL13_DWHG_140400-2501140400-dsw--0-ia5 14-Jan-2025 06:00 3680
ber01-VHDL13_DWHG_140800-2501140800-dsw--0-ia5 14-Jan-2025 09:30 3153
ber01-VHDL13_DWHG_141800-2501141800-dsw--0-ia5 14-Jan-2025 19:30 2958
ber01-VHDL13_DWHG_150200-2501150200-dsw--0-ia5 15-Jan-2025 03:30 2890
ber01-VHDL13_DWHG_150400-2501150400-dsw--0-ia5 15-Jan-2025 06:00 2765
ber01-VHDL13_DWHG_150800-2501150800-dsw--0-ia5 15-Jan-2025 09:30 2743
ber01-VHDL13_DWHH_131800-2501131800-dsw--0-ia5 13-Jan-2025 19:30 2824
ber01-VHDL13_DWHH_140200-2501140200-dsw--0-ia5 14-Jan-2025 03:30 2915
ber01-VHDL13_DWHH_140400-2501140400-dsw--0-ia5 14-Jan-2025 06:00 2915
ber01-VHDL13_DWHH_140800-2501140800-dsw--0-ia5 14-Jan-2025 09:30 2221
ber01-VHDL13_DWHH_141800-2501141800-dsw--0-ia5 14-Jan-2025 19:30 1953
ber01-VHDL13_DWHH_150200-2501150200-dsw--0-ia5 15-Jan-2025 03:30 1957
ber01-VHDL13_DWHH_150400-2501150400-dsw--0-ia5 15-Jan-2025 06:00 2086
ber01-VHDL13_DWHH_150800-2501150800-dsw--0-ia5 15-Jan-2025 09:30 2033
ber01-VHDL13_DWLG_131800-2501131800-dsw--0-ia5 13-Jan-2025 19:30 2211
ber01-VHDL13_DWLG_140200-2501140200-dsw--0-ia5 14-Jan-2025 03:30 2725
ber01-VHDL13_DWLG_140400-2501140400-dsw--0-ia5 14-Jan-2025 05:59 2481
ber01-VHDL13_DWLG_140800-2501140800-dsw--0-ia5 14-Jan-2025 09:30 2333
ber01-VHDL13_DWLG_141800-2501141800-dsw--0-ia5 14-Jan-2025 19:30 2705
ber01-VHDL13_DWLG_150200-2501150200-dsw--0-ia5 15-Jan-2025 03:30 2870
ber01-VHDL13_DWLG_150400-2501150400-dsw--0-ia5 15-Jan-2025 05:59 2679
ber01-VHDL13_DWLG_150800-2501150800-dsw--0-ia5 15-Jan-2025 09:30 2254
ber01-VHDL13_DWLH_131800-2501131800-dsw--0-ia5 13-Jan-2025 19:30 2472
ber01-VHDL13_DWLH_140200-2501140200-dsw--0-ia5 14-Jan-2025 03:30 2819
ber01-VHDL13_DWLH_140400-2501140400-dsw--0-ia5 14-Jan-2025 05:59 2589
ber01-VHDL13_DWLH_140800-2501140800-dsw--0-ia5 14-Jan-2025 09:30 2233
ber01-VHDL13_DWLH_141800-2501141800-dsw--0-ia5 14-Jan-2025 19:30 2370
ber01-VHDL13_DWLH_150200-2501150200-dsw--0-ia5 15-Jan-2025 03:30 2419
ber01-VHDL13_DWLH_150400-2501150400-dsw--0-ia5 15-Jan-2025 05:59 2351
ber01-VHDL13_DWLH_150800-2501150800-dsw--0-ia5 15-Jan-2025 09:30 2157
ber01-VHDL13_DWLI_131800-2501131800-dsw--0-ia5 13-Jan-2025 19:30 2236
ber01-VHDL13_DWLI_140200-2501140200-dsw--0-ia5 14-Jan-2025 03:30 2700
ber01-VHDL13_DWLI_140400-2501140400-dsw--0-ia5 14-Jan-2025 05:59 2462
ber01-VHDL13_DWLI_140800-2501140800-dsw--0-ia5 14-Jan-2025 09:30 2174
ber01-VHDL13_DWLI_141800-2501141800-dsw--0-ia5 14-Jan-2025 19:30 2438
ber01-VHDL13_DWLI_150200-2501150200-dsw--0-ia5 15-Jan-2025 03:30 2645
ber01-VHDL13_DWLI_150400-2501150400-dsw--0-ia5 15-Jan-2025 05:59 2562
ber01-VHDL13_DWLI_150800-2501150800-dsw--0-ia5 15-Jan-2025 09:30 2413
ber01-VHDL13_DWMG_131800-2501131800-dsw--0-ia5 13-Jan-2025 19:30 2421
ber01-VHDL13_DWMG_140200-2501140200-dsw--0-ia5 14-Jan-2025 03:30 3017
ber01-VHDL13_DWMG_140400-2501140400-dsw--0-ia5 14-Jan-2025 06:00 3050
ber01-VHDL13_DWMG_140800-2501140800-dsw--0-ia5 14-Jan-2025 09:30 3141
ber01-VHDL13_DWMG_141800-2501141800-dsw--0-ia5 14-Jan-2025 19:30 3030
ber01-VHDL13_DWMG_150200-2501150200-dsw--0-ia5 15-Jan-2025 03:30 2941
ber01-VHDL13_DWMG_150400-2501150400-dsw--0-ia5 15-Jan-2025 06:00 3115
ber01-VHDL13_DWMG_150800-2501150800-dsw--0-ia5 15-Jan-2025 09:30 2988
ber01-VHDL13_DWMO_131800-2501131800-dsw--0-ia5 13-Jan-2025 19:30 2135
ber01-VHDL13_DWMO_140200-2501140200-dsw--0-ia5 14-Jan-2025 03:30 2673
ber01-VHDL13_DWMO_140400-2501140400-dsw--0-ia5 14-Jan-2025 06:00 2691
ber01-VHDL13_DWMO_140800-2501140800-dsw--0-ia5 14-Jan-2025 09:30 2784
ber01-VHDL13_DWMO_141800-2501141800-dsw--0-ia5 14-Jan-2025 19:30 2402
ber01-VHDL13_DWMO_150200-2501150200-dsw--0-ia5 15-Jan-2025 03:30 2460
ber01-VHDL13_DWMO_150400-2501150400-dsw--0-ia5 15-Jan-2025 06:00 2460
ber01-VHDL13_DWMO_150800-2501150800-dsw--0-ia5 15-Jan-2025 09:30 2483
ber01-VHDL13_DWMP_131800-2501131800-dsw--0-ia5 13-Jan-2025 19:30 2534
ber01-VHDL13_DWMP_140200-2501140200-dsw--0-ia5 14-Jan-2025 03:30 3130
ber01-VHDL13_DWMP_140400-2501140400-dsw--0-ia5 14-Jan-2025 06:00 3175
ber01-VHDL13_DWMP_140800-2501140800-dsw--0-ia5 14-Jan-2025 09:30 3196
ber01-VHDL13_DWMP_141800-2501141800-dsw--0-ia5 14-Jan-2025 19:30 3072
ber01-VHDL13_DWMP_150200-2501150200-dsw--0-ia5 15-Jan-2025 03:30 2868
ber01-VHDL13_DWMP_150400-2501150400-dsw--0-ia5 15-Jan-2025 06:00 2982
ber01-VHDL13_DWMP_150800-2501150800-dsw--0-ia5 15-Jan-2025 09:30 2936
ber01-VHDL13_DWOG_131700-2501131700-dsw--0-ia5 13-Jan-2025 19:00 6515
ber01-VHDL13_DWOG_140300-2501140300-dsw--0-ia5 14-Jan-2025 04:00 6504
ber01-VHDL13_DWOG_140800-2501140800-dsw--0-ia5 14-Jan-2025 09:30 6571
ber01-VHDL13_DWOG_141700-2501141700-dsw--0-ia5 14-Jan-2025 19:00 5423
ber01-VHDL13_DWOG_150300-2501150300-dsw--0-ia5 15-Jan-2025 04:00 4971
ber01-VHDL13_DWOG_150800-2501150800-dsw--0-ia5 15-Jan-2025 09:30 4959
ber01-VHDL13_DWOH_131800-2501131800-dsw--0-ia5 13-Jan-2025 19:28 2700
ber01-VHDL13_DWOH_140200-2501140200-dsw--0-ia5 14-Jan-2025 03:28 2749
ber01-VHDL13_DWOH_140400-2501140400-dsw--0-ia5 14-Jan-2025 05:58 2887
ber01-VHDL13_DWOH_140800-2501140800-dsw--0-ia5 14-Jan-2025 09:28 2802
ber01-VHDL13_DWOH_141800-2501141800-dsw--0-ia5 14-Jan-2025 19:28 2676
ber01-VHDL13_DWOH_150200-2501150200-dsw--0-ia5 15-Jan-2025 03:28 2649
ber01-VHDL13_DWOH_150400-2501150400-dsw--0-ia5 15-Jan-2025 05:58 2748
ber01-VHDL13_DWOH_150800-2501150800-dsw--0-ia5 15-Jan-2025 09:28 2577
ber01-VHDL13_DWOI_131800-2501131800-dsw--0-ia5 13-Jan-2025 19:28 2450
ber01-VHDL13_DWOI_140200-2501140200-dsw--0-ia5 14-Jan-2025 03:28 2463
ber01-VHDL13_DWOI_140400-2501140400-dsw--0-ia5 14-Jan-2025 05:58 2709
ber01-VHDL13_DWOI_140800-2501140800-dsw--0-ia5 14-Jan-2025 09:28 2685
ber01-VHDL13_DWOI_141800-2501141800-dsw--0-ia5 14-Jan-2025 19:28 2747
ber01-VHDL13_DWOI_150200-2501150200-dsw--0-ia5 15-Jan-2025 03:28 2885
ber01-VHDL13_DWOI_150400-2501150400-dsw--0-ia5 15-Jan-2025 05:58 2810
ber01-VHDL13_DWOI_150800-2501150800-dsw--0-ia5 15-Jan-2025 09:28 2544
ber01-VHDL13_DWON_131458-2501131458-dsw--0-ia5 13-Jan-2025 14:59 5219
ber01-VHDL13_DWON_131531-2501131531-dsw--0-ia5 13-Jan-2025 15:31 5219
ber01-VHDL13_DWON_131831-2501131831-dsw--0-ia5 13-Jan-2025 18:31 5293
ber01-VHDL13_DWON_132210-2501132210-dsw--0-ia5 13-Jan-2025 22:10 5293
ber01-VHDL13_DWON_140233-2501140233-dsw--0-ia5 14-Jan-2025 02:33 5348
ber01-VHDL13_DWON_140626-2501140626-dsw--0-ia5 14-Jan-2025 06:26 5204
ber01-VHDL13_DWON_140716-2501140716-dsw--0-ia5 14-Jan-2025 07:16 5196
ber01-VHDL13_DWON_140859-2501140859-dsw--0-ia5 14-Jan-2025 08:59 5196
ber01-VHDL13_DWON_140951-2501140951-dsw--0-ia5 14-Jan-2025 09:51 5185
ber01-VHDL13_DWON_141220-2501141220-dsw--0-ia5 14-Jan-2025 12:20 5032
ber01-VHDL13_DWON_141340-2501141340-dsw--0-ia5 14-Jan-2025 13:40 5101
ber01-VHDL13_DWON_141538-2501141538-dsw--0-ia5 14-Jan-2025 15:38 5018
ber01-VHDL13_DWON_141844-2501141844-dsw--0-ia5 14-Jan-2025 18:44 4297
ber01-VHDL13_DWON_141950-2501141950-dsw--0-ia5 14-Jan-2025 19:50 4297
ber01-VHDL13_DWON_142159-2501142159-dsw--0-ia5 14-Jan-2025 21:59 4297
ber01-VHDL13_DWON_150150-2501150150-dsw--0-ia5 15-Jan-2025 01:50 3813
ber01-VHDL13_DWON_150316-2501150316-dsw--0-ia5 15-Jan-2025 03:16 3835
ber01-VHDL13_DWON_150619-2501150619-dsw--0-ia5 15-Jan-2025 06:19 4000
ber01-VHDL13_DWON_150711-2501150711-dsw--0-ia5 15-Jan-2025 07:11 4109
ber01-VHDL13_DWPG_131800-2501131800-dsw--0-ia5 13-Jan-2025 19:30 2821
ber01-VHDL13_DWPG_140200-2501140200-dsw--0-ia5 14-Jan-2025 03:30 3182
ber01-VHDL13_DWPG_140400-2501140400-dsw--0-ia5 14-Jan-2025 06:00 3040
ber01-VHDL13_DWPG_140800-2501140800-dsw--0-ia5 14-Jan-2025 09:30 2844
ber01-VHDL13_DWPG_141800-2501141800-dsw--0-ia5 14-Jan-2025 19:30 1809
ber01-VHDL13_DWPG_150200-2501150200-dsw--0-ia5 15-Jan-2025 03:30 2074
ber01-VHDL13_DWPG_150400-2501150400-dsw--0-ia5 15-Jan-2025 06:00 2189
ber01-VHDL13_DWPG_150800-2501150800-dsw--0-ia5 15-Jan-2025 09:30 2333
ber01-VHDL13_DWPH_131800-2501131800-dsw--0-ia5 13-Jan-2025 19:30 2916
ber01-VHDL13_DWPH_140200-2501140200-dsw--0-ia5 14-Jan-2025 03:30 2953
ber01-VHDL13_DWPH_140400-2501140400-dsw--0-ia5 14-Jan-2025 06:00 2891
ber01-VHDL13_DWPH_140800-2501140800-dsw--0-ia5 14-Jan-2025 09:30 2760
ber01-VHDL13_DWPH_141800-2501141800-dsw--0-ia5 14-Jan-2025 19:30 2025
ber01-VHDL13_DWPH_150200-2501150200-dsw--0-ia5 15-Jan-2025 03:30 2079
ber01-VHDL13_DWPH_150400-2501150400-dsw--0-ia5 15-Jan-2025 06:00 2349
ber01-VHDL13_DWPH_150800-2501150800-dsw--0-ia5 15-Jan-2025 09:30 2391
ber01-VHDL13_DWSG_131800-2501131800-dsw--0-ia5 13-Jan-2025 19:30 2569
ber01-VHDL13_DWSG_140200-2501140200-dsw--0-ia5 14-Jan-2025 03:30 2819
ber01-VHDL13_DWSG_140400-2501140400-dsw--0-ia5 14-Jan-2025 06:00 2703
ber01-VHDL13_DWSG_140800-2501140800-dsw--0-ia5 14-Jan-2025 09:30 2592
ber01-VHDL13_DWSG_141800-2501141800-dsw--0-ia5 14-Jan-2025 19:30 2814
ber01-VHDL13_DWSG_150200-2501150200-dsw--0-ia5 15-Jan-2025 03:30 3230
ber01-VHDL13_DWSG_150400-2501150400-dsw--0-ia5 15-Jan-2025 06:00 2930
ber01-VHDL13_DWSG_150800-2501150800-dsw--0-ia5 15-Jan-2025 09:30 2810
ber01-VHDL13_DWSN_131800-2501131800-dsw--0-ia5 13-Jan-2025 19:30 1746
ber01-VHDL13_DWSN_140400-2501140400-dsw--0-ia5 14-Jan-2025 06:00 2127
ber01-VHDL13_DWSN_140800-2501140800-dsw--0-ia5 14-Jan-2025 09:30 2038
ber01-VHDL13_DWSN_141800-2501141800-dsw--0-ia5 14-Jan-2025 19:30 2221
ber01-VHDL13_DWSN_150400-2501150400-dsw--0-ia5 15-Jan-2025 06:00 2346
ber01-VHDL13_DWSN_150800-2501150800-dsw--0-ia5 15-Jan-2025 09:30 2345
ber01-VHDL13_DWSO_131800-2501131800-dsw--0-ia5 13-Jan-2025 19:30 2450
ber01-VHDL13_DWSO_140400-2501140400-dsw--0-ia5 14-Jan-2025 06:00 2675
ber01-VHDL13_DWSO_140800-2501140800-dsw--0-ia5 14-Jan-2025 09:30 2506
ber01-VHDL13_DWSO_141800-2501141800-dsw--0-ia5 14-Jan-2025 19:30 2346
ber01-VHDL13_DWSO_150400-2501150400-dsw--0-ia5 15-Jan-2025 06:00 2436
ber01-VHDL13_DWSO_150800-2501150800-dsw--0-ia5 15-Jan-2025 09:30 2436
ber01-VHDL13_DWSP_131800-2501131800-dsw--0-ia5 13-Jan-2025 19:30 1925
ber01-VHDL13_DWSP_140400-2501140400-dsw--0-ia5 14-Jan-2025 06:00 2155
ber01-VHDL13_DWSP_140800-2501140800-dsw--0-ia5 14-Jan-2025 09:30 2299
ber01-VHDL13_DWSP_141800-2501141800-dsw--0-ia5 14-Jan-2025 19:30 2449
ber01-VHDL13_DWSP_150400-2501150400-dsw--0-ia5 15-Jan-2025 06:00 2551
ber01-VHDL13_DWSP_150800-2501150800-dsw--0-ia5 15-Jan-2025 09:30 2551
ber01-VHDL17_DWOG_131200-2501131200-dsw--0-ia5 13-Jan-2025 11:45 3598
ber01-VHDL17_DWOG_141200-2501141200-dsw--0-ia5 14-Jan-2025 11:54 2986
swis2-VHDL20_DWEG_131800-2501131800-dsw--0-ia5 13-Jan-2025 19:45 3054
swis2-VHDL20_DWEG_140200-2501140200-dsw--0-ia5 14-Jan-2025 03:45 3205
swis2-VHDL20_DWEG_140400-2501140400-dsw--0-ia5 14-Jan-2025 06:15 3311
swis2-VHDL20_DWEG_140800-2501140800-dsw--0-ia5 14-Jan-2025 09:45 3623
swis2-VHDL20_DWEG_141800-2501141800-dsw--0-ia5 14-Jan-2025 19:45 3106
swis2-VHDL20_DWEG_150200-2501150200-dsw--0-ia5 15-Jan-2025 03:45 3081
swis2-VHDL20_DWEG_150400-2501150400-dsw--0-ia5 15-Jan-2025 06:15 3232
swis2-VHDL20_DWEG_150800-2501150800-dsw--0-ia5 15-Jan-2025 09:45 3257
swis2-VHDL20_DWEH_131800-2501131800-dsw--0-ia5 13-Jan-2025 19:45 3370
swis2-VHDL20_DWEH_140200-2501140200-dsw--0-ia5 14-Jan-2025 03:45 3490
swis2-VHDL20_DWEH_140400-2501140400-dsw--0-ia5 14-Jan-2025 06:15 3666
swis2-VHDL20_DWEH_140800-2501140800-dsw--0-ia5 14-Jan-2025 09:45 4073
swis2-VHDL20_DWEH_141800-2501141800-dsw--0-ia5 14-Jan-2025 19:45 3744
swis2-VHDL20_DWEH_150200-2501150200-dsw--0-ia5 15-Jan-2025 03:45 3651
swis2-VHDL20_DWEH_150400-2501150400-dsw--0-ia5 15-Jan-2025 06:15 3758
swis2-VHDL20_DWEH_150800-2501150800-dsw--0-ia5 15-Jan-2025 09:45 3536
swis2-VHDL20_DWEI_131800-2501131800-dsw--0-ia5 13-Jan-2025 19:45 2829
swis2-VHDL20_DWEI_140200-2501140200-dsw--0-ia5 14-Jan-2025 03:45 2782
swis2-VHDL20_DWEI_140400-2501140400-dsw--0-ia5 14-Jan-2025 06:15 3185
swis2-VHDL20_DWEI_140800-2501140800-dsw--0-ia5 14-Jan-2025 09:45 3577
swis2-VHDL20_DWEI_141800-2501141800-dsw--0-ia5 14-Jan-2025 19:45 3223
swis2-VHDL20_DWEI_150200-2501150200-dsw--0-ia5 15-Jan-2025 03:45 3330
swis2-VHDL20_DWEI_150400-2501150400-dsw--0-ia5 15-Jan-2025 06:15 3325
swis2-VHDL20_DWEI_150800-2501150800-dsw--0-ia5 15-Jan-2025 09:45 3274
swis2-VHDL20_DWHG_131800-2501131800-dsw--0-ia5 13-Jan-2025 19:45 3406
swis2-VHDL20_DWHG_140200-2501140200-dsw--0-ia5 14-Jan-2025 03:45 4145
swis2-VHDL20_DWHG_140400-2501140400-dsw--0-ia5 14-Jan-2025 06:00 4125
swis2-VHDL20_DWHG_140800-2501140800-dsw--0-ia5 14-Jan-2025 09:45 3830
swis2-VHDL20_DWHG_141800-2501141800-dsw--0-ia5 14-Jan-2025 19:45 3397
swis2-VHDL20_DWHG_150200-2501150200-dsw--0-ia5 15-Jan-2025 03:45 3329
swis2-VHDL20_DWHG_150400-2501150400-dsw--0-ia5 15-Jan-2025 06:00 3189
swis2-VHDL20_DWHG_150800-2501150800-dsw--0-ia5 15-Jan-2025 09:45 3403
swis2-VHDL20_DWHH_131800-2501131800-dsw--0-ia5 13-Jan-2025 19:45 3268
swis2-VHDL20_DWHH_140200-2501140200-dsw--0-ia5 14-Jan-2025 03:45 3359
swis2-VHDL20_DWHH_140400-2501140400-dsw--0-ia5 14-Jan-2025 06:00 3281
swis2-VHDL20_DWHH_140800-2501140800-dsw--0-ia5 14-Jan-2025 09:45 2764
swis2-VHDL20_DWHH_141800-2501141800-dsw--0-ia5 14-Jan-2025 19:45 2316
swis2-VHDL20_DWHH_150200-2501150200-dsw--0-ia5 15-Jan-2025 03:45 2320
swis2-VHDL20_DWHH_150400-2501150400-dsw--0-ia5 15-Jan-2025 06:00 2455
swis2-VHDL20_DWHH_150800-2501150800-dsw--0-ia5 15-Jan-2025 09:45 2576
swis2-VHDL20_DWLG_131800-2501131800-dsw--0-ia5 13-Jan-2025 19:45 2596
swis2-VHDL20_DWLG_140200-2501140200-dsw--0-ia5 14-Jan-2025 03:45 3113
swis2-VHDL20_DWLG_140400-2501140400-dsw--0-ia5 14-Jan-2025 06:00 2914
swis2-VHDL20_DWLG_140800-2501140800-dsw--0-ia5 14-Jan-2025 09:45 2958
swis2-VHDL20_DWLG_141800-2501141800-dsw--0-ia5 14-Jan-2025 19:45 3149
swis2-VHDL20_DWLG_150200-2501150200-dsw--0-ia5 15-Jan-2025 03:45 3289
swis2-VHDL20_DWLG_150400-2501150400-dsw--0-ia5 15-Jan-2025 06:00 3139
swis2-VHDL20_DWLG_150800-2501150800-dsw--0-ia5 15-Jan-2025 09:45 2885
swis2-VHDL20_DWLH_131800-2501131800-dsw--0-ia5 13-Jan-2025 19:45 3000
swis2-VHDL20_DWLH_140200-2501140200-dsw--0-ia5 14-Jan-2025 03:45 3386
swis2-VHDL20_DWLH_140400-2501140400-dsw--0-ia5 14-Jan-2025 06:00 2964
swis2-VHDL20_DWLH_140800-2501140800-dsw--0-ia5 14-Jan-2025 09:45 2800
swis2-VHDL20_DWLH_141800-2501141800-dsw--0-ia5 14-Jan-2025 19:45 2744
swis2-VHDL20_DWLH_150200-2501150200-dsw--0-ia5 15-Jan-2025 03:45 2847
swis2-VHDL20_DWLH_150400-2501150400-dsw--0-ia5 15-Jan-2025 06:00 2814
swis2-VHDL20_DWLH_150800-2501150800-dsw--0-ia5 15-Jan-2025 09:45 2796
swis2-VHDL20_DWLI_131800-2501131800-dsw--0-ia5 13-Jan-2025 19:45 2623
swis2-VHDL20_DWLI_140200-2501140200-dsw--0-ia5 14-Jan-2025 03:45 3089
swis2-VHDL20_DWLI_140400-2501140400-dsw--0-ia5 14-Jan-2025 06:00 2928
swis2-VHDL20_DWLI_140800-2501140800-dsw--0-ia5 14-Jan-2025 09:45 2834
swis2-VHDL20_DWLI_141800-2501141800-dsw--0-ia5 14-Jan-2025 19:45 2909
swis2-VHDL20_DWLI_150200-2501150200-dsw--0-ia5 15-Jan-2025 03:45 3184
swis2-VHDL20_DWLI_150400-2501150400-dsw--0-ia5 15-Jan-2025 06:00 3021
swis2-VHDL20_DWLI_150800-2501150800-dsw--0-ia5 15-Jan-2025 09:45 3045
swis2-VHDL20_DWMG_131800-2501131800-dsw--0-ia5 13-Jan-2025 19:45 2850
swis2-VHDL20_DWMG_140200-2501140200-dsw--0-ia5 14-Jan-2025 03:45 3435
swis2-VHDL20_DWMG_140400-2501140400-dsw--0-ia5 14-Jan-2025 06:15 3590
swis2-VHDL20_DWMG_140800-2501140800-dsw--0-ia5 14-Jan-2025 09:45 3973
swis2-VHDL20_DWMG_141300-2501141300-dsw--0-ia5 14-Jan-2025 13:13 3672
swis2-VHDL20_DWMG_141800-2501141800-dsw--0-ia5 14-Jan-2025 19:45 3608
swis2-VHDL20_DWMG_150200-2501150200-dsw--0-ia5 15-Jan-2025 03:45 3333
swis2-VHDL20_DWMG_150400-2501150400-dsw--0-ia5 15-Jan-2025 06:15 3551
swis2-VHDL20_DWMG_150800-2501150800-dsw--0-ia5 15-Jan-2025 09:45 3639
swis2-VHDL20_DWMO_131800-2501131800-dsw--0-ia5 13-Jan-2025 19:45 2568
swis2-VHDL20_DWMO_140200-2501140200-dsw--0-ia5 14-Jan-2025 03:45 3108
swis2-VHDL20_DWMO_140400-2501140400-dsw--0-ia5 14-Jan-2025 06:15 3236
swis2-VHDL20_DWMO_140800-2501140800-dsw--0-ia5 14-Jan-2025 09:45 3509
swis2-VHDL20_DWMO_141800-2501141800-dsw--0-ia5 14-Jan-2025 19:45 2923
swis2-VHDL20_DWMO_150200-2501150200-dsw--0-ia5 15-Jan-2025 03:45 2869
swis2-VHDL20_DWMO_150400-2501150400-dsw--0-ia5 15-Jan-2025 06:15 2896
swis2-VHDL20_DWMO_150800-2501150800-dsw--0-ia5 15-Jan-2025 09:45 3109
swis2-VHDL20_DWMP_131800-2501131800-dsw--0-ia5 13-Jan-2025 19:45 2960
swis2-VHDL20_DWMP_140200-2501140200-dsw--0-ia5 14-Jan-2025 03:45 3564
swis2-VHDL20_DWMP_140400-2501140400-dsw--0-ia5 14-Jan-2025 06:15 3651
swis2-VHDL20_DWMP_140800-2501140800-dsw--0-ia5 14-Jan-2025 09:45 3988
swis2-VHDL20_DWMP_141800-2501141800-dsw--0-ia5 14-Jan-2025 19:45 3640
swis2-VHDL20_DWMP_150200-2501150200-dsw--0-ia5 15-Jan-2025 03:45 3284
swis2-VHDL20_DWMP_150400-2501150400-dsw--0-ia5 15-Jan-2025 06:15 3421
swis2-VHDL20_DWMP_150800-2501150800-dsw--0-ia5 15-Jan-2025 09:45 3609
swis2-VHDL20_DWPG_131800-2501131800-dsw--0-ia5 13-Jan-2025 19:45 3655
swis2-VHDL20_DWPG_140200-2501140200-dsw--0-ia5 14-Jan-2025 03:45 3822
swis2-VHDL20_DWPG_140400-2501140400-dsw--0-ia5 14-Jan-2025 06:00 3410
swis2-VHDL20_DWPG_140800-2501140800-dsw--0-ia5 14-Jan-2025 09:45 3402
swis2-VHDL20_DWPG_141800-2501141800-dsw--0-ia5 14-Jan-2025 19:45 2275
swis2-VHDL20_DWPG_150200-2501150200-dsw--0-ia5 15-Jan-2025 03:45 2407
swis2-VHDL20_DWPG_150400-2501150400-dsw--0-ia5 15-Jan-2025 06:00 2521
swis2-VHDL20_DWPG_150800-2501150800-dsw--0-ia5 15-Jan-2025 09:45 2888
swis2-VHDL20_DWPH_131800-2501131800-dsw--0-ia5 13-Jan-2025 19:45 3561
swis2-VHDL20_DWPH_140200-2501140200-dsw--0-ia5 14-Jan-2025 03:45 3457
swis2-VHDL20_DWPH_140400-2501140400-dsw--0-ia5 14-Jan-2025 06:00 3223
swis2-VHDL20_DWPH_140800-2501140800-dsw--0-ia5 14-Jan-2025 09:45 3226
swis2-VHDL20_DWPH_141800-2501141800-dsw--0-ia5 14-Jan-2025 19:45 2491
swis2-VHDL20_DWPH_150200-2501150200-dsw--0-ia5 15-Jan-2025 03:45 2411
swis2-VHDL20_DWPH_150400-2501150400-dsw--0-ia5 15-Jan-2025 06:00 2683
swis2-VHDL20_DWPH_150800-2501150800-dsw--0-ia5 15-Jan-2025 09:45 2856
swis2-VHDL20_DWSG_131800-2501131800-dsw--0-ia5 13-Jan-2025 19:45 2942
swis2-VHDL20_DWSG_140200-2501140200-dsw--0-ia5 14-Jan-2025 03:45 3180
swis2-VHDL20_DWSG_140400-2501140400-dsw--0-ia5 14-Jan-2025 06:15 3158
swis2-VHDL20_DWSG_140800-2501140800-dsw--0-ia5 14-Jan-2025 09:45 3301
swis2-VHDL20_DWSG_141800-2501141800-dsw--0-ia5 14-Jan-2025 19:45 3294
swis2-VHDL20_DWSG_150200-2501150200-dsw--0-ia5 15-Jan-2025 03:45 3623
swis2-VHDL20_DWSG_150400-2501150400-dsw--0-ia5 15-Jan-2025 06:15 3422
swis2-VHDL20_DWSG_150800-2501150800-dsw--0-ia5 15-Jan-2025 09:45 3509
wst04-VHDL20_DWEG_131800-2501131800-omedes--0.pdf 13-Jan-2025 19:45 252590
wst04-VHDL20_DWEG_140200-2501140200-omedes--0.pdf 14-Jan-2025 03:45 253340
wst04-VHDL20_DWEG_140400-2501140400-omedes--0.pdf 14-Jan-2025 06:15 253161
wst04-VHDL20_DWEG_140800-2501140800-omedes--0.pdf 14-Jan-2025 09:45 254110
wst04-VHDL20_DWEG_141800-2501141800-omedes--0.pdf 14-Jan-2025 19:45 252447
wst04-VHDL20_DWEG_150200-2501150200-omedes--0.pdf 15-Jan-2025 03:45 253512
wst04-VHDL20_DWEG_150400-2501150400-omedes--0.pdf 15-Jan-2025 06:15 253746
wst04-VHDL20_DWEG_150800-2501150800-omedes--0.pdf 15-Jan-2025 09:45 253271
wst04-VHDL20_DWEH_131800-2501131800-omedes--0.pdf 13-Jan-2025 19:45 247973
wst04-VHDL20_DWEH_140200-2501140200-omedes--0.pdf 14-Jan-2025 03:45 248740
wst04-VHDL20_DWEH_140400-2501140400-omedes--0.pdf 14-Jan-2025 06:15 248328
wst04-VHDL20_DWEH_140800-2501140800-omedes--0.pdf 14-Jan-2025 09:45 248710
wst04-VHDL20_DWEH_141800-2501141800-omedes--0.pdf 14-Jan-2025 19:45 249461
wst04-VHDL20_DWEH_150200-2501150200-omedes--0.pdf 15-Jan-2025 03:45 250395
wst04-VHDL20_DWEH_150400-2501150400-omedes--0.pdf 15-Jan-2025 06:15 249976
wst04-VHDL20_DWEH_150800-2501150800-omedes--0.pdf 15-Jan-2025 09:45 248106
wst04-VHDL20_DWEI_131800-2501131800-omedes--0.pdf 13-Jan-2025 19:45 345326
wst04-VHDL20_DWEI_140200-2501140200-omedes--0.pdf 14-Jan-2025 03:45 345378
wst04-VHDL20_DWEI_140400-2501140400-omedes--0.pdf 14-Jan-2025 06:15 345323
wst04-VHDL20_DWEI_140800-2501140800-omedes--0.pdf 14-Jan-2025 09:45 345882
wst04-VHDL20_DWEI_141800-2501141800-omedes--0.pdf 14-Jan-2025 19:45 345333
wst04-VHDL20_DWEI_150200-2501150200-omedes--0.pdf 15-Jan-2025 03:45 345390
wst04-VHDL20_DWEI_150400-2501150400-omedes--0.pdf 15-Jan-2025 06:15 345343
wst04-VHDL20_DWEI_150800-2501150800-omedes--0.pdf 15-Jan-2025 09:45 342347
wst04-VHDL20_DWHG_131800-2501131800-oflxs888--0..> 13-Jan-2025 19:45 333603
wst04-VHDL20_DWHG_140200-2501140200-oflxs888--0..> 14-Jan-2025 03:45 334375
wst04-VHDL20_DWHG_140400-2501140400-oflxs888--0..> 14-Jan-2025 06:00 334816
wst04-VHDL20_DWHG_140800-2501140800-oflxs888--0..> 14-Jan-2025 09:45 334534
wst04-VHDL20_DWHG_141800-2501141800-oflxs888--0..> 14-Jan-2025 19:45 338903
wst04-VHDL20_DWHG_150200-2501150200-oflxs888--0..> 15-Jan-2025 03:45 339104
wst04-VHDL20_DWHG_150400-2501150400-oflxs888--0..> 15-Jan-2025 06:00 339067
wst04-VHDL20_DWHG_150800-2501150800-oflxs888--0..> 15-Jan-2025 09:45 331711
wst04-VHDL20_DWHH_131800-2501131800-oflxs888--0..> 13-Jan-2025 19:45 318726
wst04-VHDL20_DWHH_140200-2501140200-oflxs888--0..> 14-Jan-2025 03:45 318694
wst04-VHDL20_DWHH_140400-2501140400-oflxs888--0..> 14-Jan-2025 06:00 318762
wst04-VHDL20_DWHH_140800-2501140800-oflxs888--0..> 14-Jan-2025 09:45 318268
wst04-VHDL20_DWHH_141800-2501141800-oflxs888--0..> 14-Jan-2025 19:45 317122
wst04-VHDL20_DWHH_150200-2501150200-oflxs888--0..> 15-Jan-2025 03:45 317911
wst04-VHDL20_DWHH_150400-2501150400-oflxs888--0..> 15-Jan-2025 06:00 318092
wst04-VHDL20_DWHH_150800-2501150800-oflxs888--0..> 15-Jan-2025 09:45 311115
wst04-VHDL20_DWLG_131800-2501131800-omedes--0.pdf 13-Jan-2025 19:40 331236
wst04-VHDL20_DWLG_140200-2501140200-omedes--0.pdf 14-Jan-2025 03:42 332119
wst04-VHDL20_DWLG_140400-2501140400-omedes--0.pdf 14-Jan-2025 05:59 332186
wst04-VHDL20_DWLG_140800-2501140800-omedes--0.pdf 14-Jan-2025 09:40 332123
wst04-VHDL20_DWLG_141800-2501141800-omedes--0.pdf 14-Jan-2025 19:40 342147
wst04-VHDL20_DWLG_150200-2501150200-omedes--0.pdf 15-Jan-2025 03:40 342092
wst04-VHDL20_DWLG_150400-2501150400-omedes--0.pdf 15-Jan-2025 05:59 342151
wst04-VHDL20_DWLG_150800-2501150800-omedes--0.pdf 15-Jan-2025 09:40 332028
wst04-VHDL20_DWLH_131800-2501131800-omedes--0.pdf 13-Jan-2025 19:40 321293
wst04-VHDL20_DWLH_140200-2501140200-omedes--0.pdf 14-Jan-2025 03:42 322457
wst04-VHDL20_DWLH_140400-2501140400-omedes--0.pdf 14-Jan-2025 05:59 322290
wst04-VHDL20_DWLH_140800-2501140800-omedes--0.pdf 14-Jan-2025 09:40 322373
wst04-VHDL20_DWLH_141800-2501141800-omedes--0.pdf 14-Jan-2025 19:40 327714
wst04-VHDL20_DWLH_150200-2501150200-omedes--0.pdf 15-Jan-2025 03:40 327030
wst04-VHDL20_DWLH_150400-2501150400-omedes--0.pdf 15-Jan-2025 05:59 326958
wst04-VHDL20_DWLH_150800-2501150800-omedes--0.pdf 15-Jan-2025 09:40 329442
wst04-VHDL20_DWLI_131800-2501131800-omedes--0.pdf 13-Jan-2025 19:40 328392
wst04-VHDL20_DWLI_140200-2501140200-omedes--0.pdf 14-Jan-2025 03:42 329964
wst04-VHDL20_DWLI_140400-2501140400-omedes--0.pdf 14-Jan-2025 05:59 329953
wst04-VHDL20_DWLI_140800-2501140800-omedes--0.pdf 14-Jan-2025 09:40 329769
wst04-VHDL20_DWLI_141800-2501141800-omedes--0.pdf 14-Jan-2025 19:40 331313
wst04-VHDL20_DWLI_150200-2501150200-omedes--0.pdf 15-Jan-2025 03:40 330937
wst04-VHDL20_DWLI_150400-2501150400-omedes--0.pdf 15-Jan-2025 05:59 330984
wst04-VHDL20_DWLI_150800-2501150800-omedes--0.pdf 15-Jan-2025 09:40 333577
wst04-VHDL20_DWMG_131800-2501131800-omedes--0.pdf 13-Jan-2025 19:45 543102
wst04-VHDL20_DWMG_140200-2501140200-omedes--0.pdf 14-Jan-2025 03:45 543616
wst04-VHDL20_DWMG_140400-2501140400-omedes--0.pdf 14-Jan-2025 06:15 544040
wst04-VHDL20_DWMG_140800-2501140800-omedes--0.pdf 14-Jan-2025 09:45 545206
wst04-VHDL20_DWMG_141300-2501141300-omedes--0.pdf 14-Jan-2025 13:07 546141
wst04-VHDL20_DWMG_141800-2501141800-omedes--0.pdf 14-Jan-2025 19:45 546117
wst04-VHDL20_DWMG_150200-2501150200-omedes--0.pdf 15-Jan-2025 03:45 545476
wst04-VHDL20_DWMG_150400-2501150400-omedes--0.pdf 15-Jan-2025 06:15 546077
wst04-VHDL20_DWMG_150800-2501150800-omedes--0.pdf 15-Jan-2025 09:45 546640
wst04-VHDL20_DWMO_131800-2501131800-omedes--0.pdf 13-Jan-2025 19:45 438406
wst04-VHDL20_DWMO_140200-2501140200-omedes--0.pdf 14-Jan-2025 03:45 438938
wst04-VHDL20_DWMO_140400-2501140400-omedes--0.pdf 14-Jan-2025 06:15 440067
wst04-VHDL20_DWMO_140800-2501140800-omedes--0.pdf 14-Jan-2025 09:45 440191
wst04-VHDL20_DWMO_141300-2501141300-omedes--0.pdf 14-Jan-2025 13:14 439235
wst04-VHDL20_DWMO_141800-2501141800-omedes--0.pdf 14-Jan-2025 19:45 438362
wst04-VHDL20_DWMO_150200-2501150200-omedes--0.pdf 15-Jan-2025 03:45 438203
wst04-VHDL20_DWMO_150400-2501150400-omedes--0.pdf 15-Jan-2025 06:15 438719
wst04-VHDL20_DWMO_150800-2501150800-omedes--0.pdf 15-Jan-2025 09:45 443886
wst04-VHDL20_DWMP_131800-2501131800-omedes--0.pdf 13-Jan-2025 19:45 542752
wst04-VHDL20_DWMP_140200-2501140200-omedes--0.pdf 14-Jan-2025 03:45 542422
wst04-VHDL20_DWMP_140400-2501140400-omedes--0.pdf 14-Jan-2025 06:15 543031
wst04-VHDL20_DWMP_140800-2501140800-omedes--0.pdf 14-Jan-2025 09:45 544510
wst04-VHDL20_DWMP_141300-2501141300-omedes--0.pdf 14-Jan-2025 13:18 566489
wst04-VHDL20_DWMP_141800-2501141800-omedes--0.pdf 14-Jan-2025 19:45 565964
wst04-VHDL20_DWMP_150200-2501150200-omedes--0.pdf 15-Jan-2025 03:45 564898
wst04-VHDL20_DWMP_150400-2501150400-omedes--0.pdf 15-Jan-2025 06:15 566263
wst04-VHDL20_DWMP_150800-2501150800-omedes--0.pdf 15-Jan-2025 09:45 556114
wst04-VHDL20_DWPG_131800-2501131800-zblks892--0..> 13-Jan-2025 19:45 333061
wst04-VHDL20_DWPG_140200-2501140200-zblks892--0..> 14-Jan-2025 03:45 332902
wst04-VHDL20_DWPG_140400-2501140400-zblks892--0..> 14-Jan-2025 06:00 332611
wst04-VHDL20_DWPG_140800-2501140800-zblks892--0..> 14-Jan-2025 09:45 377518
wst04-VHDL20_DWPG_141800-2501141800-zblks892--0..> 14-Jan-2025 19:45 336102
wst04-VHDL20_DWPG_150200-2501150200-zblks892--0..> 15-Jan-2025 03:45 335606
wst04-VHDL20_DWPG_150400-2501150400-zblks892--0..> 15-Jan-2025 06:00 335591
wst04-VHDL20_DWPG_150800-2501150800-zblks892--0..> 15-Jan-2025 09:45 370209
wst04-VHDL20_DWPH_131800-2501131800-zblks892--0..> 13-Jan-2025 19:45 290126
wst04-VHDL20_DWPH_140200-2501140200-zblks892--0..> 14-Jan-2025 03:45 244700
wst04-VHDL20_DWPH_140400-2501140400-zblks892--0..> 14-Jan-2025 06:00 244549
wst04-VHDL20_DWPH_140800-2501140800-zblks892--0..> 14-Jan-2025 09:45 289534
wst04-VHDL20_DWPH_141800-2501141800-zblks892--0..> 14-Jan-2025 19:45 292324
wst04-VHDL20_DWPH_150200-2501150200-zblks892--0..> 15-Jan-2025 03:45 246248
wst04-VHDL20_DWPH_150400-2501150400-zblks892--0..> 15-Jan-2025 06:00 291543
wst04-VHDL20_DWPH_150800-2501150800-zblks892--0..> 15-Jan-2025 09:45 288876
wst04-VHDL20_DWSG_131800-2501131800-omedes--0.pdf 13-Jan-2025 19:45 354777
wst04-VHDL20_DWSG_140200-2501140200-omedes--0.pdf 14-Jan-2025 03:45 355478
wst04-VHDL20_DWSG_140400-2501140400-omedes--0.pdf 14-Jan-2025 06:15 354920
wst04-VHDL20_DWSG_140800-2501140800-omedes--0.pdf 14-Jan-2025 09:45 355003
wst04-VHDL20_DWSG_141800-2501141800-omedes--0.pdf 14-Jan-2025 19:45 357564
wst04-VHDL20_DWSG_150200-2501150200-omedes--0.pdf 15-Jan-2025 03:45 357202
wst04-VHDL20_DWSG_150400-2501150400-omedes--0.pdf 15-Jan-2025 06:15 356979
wst04-VHDL20_DWSG_150800-2501150800-omedes--0.pdf 15-Jan-2025 09:45 354145